MOS-FETｹﾞｰﾄの回路構成

質問

いつもお世話になります。

表題の件、例えば、MOS-FETをCPUで駆動しようとし、ｹﾞｰﾄﾗｲﾝ抵抗と接地抵抗を設定する場合、以下の２通りの設定（接続）方法があると思います。

ｹﾞｰﾄ抵抗設定（接続）方法
? CPUﾎﾟｰﾄ － ﾗｲﾝ抵抗 － 接地抵抗 － FETｹﾞｰﾄ
? CPUﾎﾟｰﾄ － 接地抵抗 － ﾗｲﾝ抵抗 － FETｹﾞｰﾄ

自分は?の方法をよく見かけるのですが、
?の方が、ｹﾞｰﾄ電圧がより大きく取れて有利だと思えるのですが、
?にするメリット（デメリット）と
?にするデメリット（メリット）が各々あるのでしょうか？

以上、初歩的質問で恐縮ですが、ご回答の程、お願い致します。

回答No.1

noname#230359 · ベストアンサー

毎度ＪＯです。
実際の回路から検証してみます

そもそも接地抵抗 はＣＰＵリセット等でＣＰＵポートがＨＩインピダンスとなった時、
ＦＥＴの無用な動作を防ぐ働きが主です
従って高速にＦＥＴをＯＦＦする必要が有る場合を除き１ｋΩ程度の大きな値をとります

一方ﾗｲﾝ抵抗（ゲート抵抗）はＦＥＴのゲート電荷を素早く抜く為に１００Ω以下の値になります
仮にこの両抵抗で「分圧」したとしても大した違いは有りません

何れにしても地抵抗はＦＥＴをＯＦＦする局面で有効な物で、ＯＮ時にはあまり影響しません
設計時にはＦＥＴのＯＦＦ時に、入力容量と両抵抗器の時定数でＦＥＴがＯＦＦします

>>? CPUﾎﾟｰﾄ － 接地抵抗 － ﾗｲﾝ抵抗 － FETｹﾞｰﾄ
この構成でも問題無いと思われます、但しＣＰＵの負荷に両抵抗が並列接続される分重くなります
今回数ｋΩであればこれも問題有りません

ﾗｲﾝ抵抗が数ｋΩと言う所が気になります、リレーの代わりにＦＥＴの様ですが
ＯＮ－ＯＦＦが頻繁に行われると、ＦＥＴの入力容量とﾗｲﾝ抵抗の時定数によりＦＥＴからの発熱が増えます
これはＦＥＴが大きくなると入力容量も大きくなり、ドレインの中間電位の時間が長く成る為です
せめてﾗｲﾝ抵抗は１ｋΩ程度にされては如何でしょう
１ｋΩであれば事故があっても、（１２Ｖー５Ｖ）/１ｋΩ＝７ｍＡですね

お礼

早速のご回答有難うございます。

やはり、ﾗｲﾝ抵抗（ｹﾞｰﾄ抵抗）は100Ω程度にした方が良いのですね。
（今回、FETをﾘﾚｰの様に使用しており、FET故障時にｹﾞｰﾄへ電源：12Vが印加されてもCPUが壊れない様に数kΩ入れているので、それがアダになっている様です。）

なぜ、? CPUﾎﾟｰﾄ － 接地抵抗 － ﾗｲﾝ抵抗 － FETｹﾞｰﾄ
は通常使われないのでしょうか？
ﾘﾚｰの様に使う場合（高速に動作させない場合）は、問題ない様に思えます。

お礼が遅くなり、申し訳ありません。

危惧される点まで記載頂き、有難うございます。

自分の言葉足らずでしたが、今回のＦＥＴ使用目的は、製品異常時にＯＦＦする為、スイッチングによる温度は殆どありません。
（製品ＯＮ／ＯＦＦも頻繁にはありません。）

アドバイス通り、ライン抵抗は１ｋΩ程度で考えます。

以上、有難うございました。

回答No.2

noname#230359

回答(1)さんがお示しの通りで間違いないと思います。

いずれの場合でも、CPUとFETの距離が離れている場合、直列抵抗は
極力FETに近く配置することが、無用のトラブルを避けることに繋がる
と思います。

＞?の方が、ｹﾞｰﾄ電圧がより大きく取れて有利だと思えるのですが、

このご心配については、直流設計の問題です。
??いずれにしても、直流的にFETを完全にON-OFFできないような状態
では、設計が成立しません。CPUの電源電圧、FETのゲート電圧特性を
考慮して、CPUのポートがhighの場合にFETが完全にON状態となり、
CPUのポートがlowの場合にFETが完全にOFF状態となるようなゲート電圧
特性のFETを選択することが設計の基本です。

お礼

ご回答有難うございます。

回答(1)さんへのお礼にも書きましたが、FETをﾘﾚｰの様に使用しており、
ﾗｲﾝ抵抗：数kΩ，接地抵抗：数十kΩとしています。

FETに大電流を流すことと、接地抵抗をあまり大きくしたくないことによりｹﾞｰﾄ電圧が低くなる（＋故障時を考慮したﾗｲﾝ抵抗）ことが、設計を困難にしていることが分かりました。

? CPUﾎﾟｰﾄ － 接地抵抗 － ﾗｲﾝ抵抗 － FETｹﾞｰﾄ
の致命的デメリットがあれば、
設計思想をもう少し見直すべきですね。