スパコン京のCPU、8FLOPS×8コア×2GHz

質問

スパコン京のCPUは、２GHzで８コア入っており、１コア１クロックあたり８FLOPSの性能があるそうです。
スパコン京に限らず、インテルのペンティアムとかでも１コア１クロックあたり、４FLOPSとか８FLOPSの性能があるそうですが、これがわかりません。

８FLOPSということは、１クロックあたり、浮動小数点演算が８個、答えが出るということですよね。
なぜ、１クロックあたり８個も答えがでるのでしょうか。

考えられることは、８つの演算器を並列に置いてるから、というのがありますが、これは１コアあたりと制約があるので、演算器は１つで、ということでしょう。
もうひとつ考えられるのは、内部でクロックを８倍に高速に上げていて、１クロックといいながら、演算部では８倍のクロックで回しているということが考えられますが、実際はどうなっているのですか？

なにか参考になる資料とかもあれば教えてください。

それと、この場合の浮動小数点演算というのは、乗算器でいいのでしょうか。乗算器ならパイプを切って１クロックごとに１つづつの答えを出すことができると思いますが、除算器はどうなのでしょうか？
スパコン京とかの除算器って、乗算器と同じFLOPSで答えを出すのですか？
それとも、さすがに除算器は乗算器に比べて１０倍くらいクロックがかかったりするのですか？
除算器の構造についても参考になるHP等あれば、教えてください。

最後に、CoreI7 SandyBridgeは、8 FLOPS/Clock × 3.3GHz × 6コアで、１５８GFLOPSだそうですがこれは、スパコン京に使われているCPUよりも高性能です。
ならこちらを使ったほうが、性能が高かったのではないですか。しかも汎用CPUなので、値段もかなり安くできたでしょう。

回答No.6

山田 太郎（@testman199）

完成までに紆余曲折があったし、コストパフォーマンスが悪いことも事実ですが、
京の目標は最高速のスパコンを作ることだけではなく、
スパコンの基礎技術を国内に残すことでした。
なので基礎技術としてsparc64やTofuの開発込でのプロジェクトとなったのです。
当たり前ですがINTEL製CPUを使ったら目的の一部を達成できなくなります。

あと、8flops/コア/HzですがSIMD (Single Instruction Multiple Data）により1クロックサイクルあたり最大８の浮動小数点演算を実行できるようになってます（あくまで最高値ですが）

回答No.5

P0O9I

根本の間違い、誰も指摘していないですね。

FLOPSは「Floating point number Operations Per Second」の略で1秒間に何回浮動小数点演算ができるかの値だけです。
その前のG(ギガ)は10億(10の9乗)を意味する接頭辞、だからGFLOPSは1秒間に最高何十億回浮動小数点演算できるかというだけの話。
GFLOPS はクロックとは直接は何の関係もありません。

要は、GFLOPS/Cost 値が高ければ、CPUは別に何を使おうが関係ありません。
富士通は自社のSPARCを、IBMはPower CPUを、その他のCPUを自社で作っていない会社はインテルやAMDのCPUを使う事が多いです。
最近はNVIDIAのGPUを浮動小数点演算に使う事が、GFLOPS/Cost向上に最適だということで、東京工業大学の「つばめ」等に使われています。

http://ja.wikipedia.org/wiki/TSUBAME

回答No.4

korokokokoro

>ここで言ってるのはそういう意味ではなく、一般消費者向けに量産されているという意味ですよ。
質問者自身どうしてx86アーキテクチャーのCPUが採用されなかったか自分で答え出しているじゃないですか。
例で書くとわかりやすいかな?
一般消費者向けの乗用車のエンジンでF1でますか?

回答No.3

korokokokoro

>しかも汎用CPUなので、値段もかなり安くできたでしょう。
京に使われているCPUのSPARC64も専用CPUではなくてSPARCアーキテクチャーの汎用のCPUですけど知りませんか?
SPARC系のCPUは元々はSun Microsystems(現在はオラクルに買収された)が開発していた物で
これの研究開発を富士通もやっていてそれが利用されてただけだぞ。

お礼

SPARC64であることは知っています。
ここで言ってるのはそういう意味ではなく、一般消費者向けに量産されているという意味ですよ。

回答No.2

Eureka_

各数値の妥当性はおいとくとして。

>演算器～コア～
コアあたり演算器が一つと誰が決めました？
IntelのCPUには詳しくないんでAMDの例を挙げますが、K7(初代Athlon、もう10年以上前のCPUですか)の段階ですでにx86命令を最大3つ同時実行できましたよ。
並列性で性能を稼ぐ京のアプローチなら、8命令同時実行くらいは平気でやってそうです。それもx86命令セットに縛られなくていいんですし。

>なんでi7～
ヒント：並列構成
Xeonベースのコンピュータで100も1000もCPUを並べた構成ってほとんど聞かないような。ノードの同期をとるのが難しいんだったか。
その辺もあってか、Top500(スパコンの世界ランキング)ではトップクラスをまだOpteronの巨大クラスタから奪還できてないんじゃなかったかな？

それに、京は国策プロジェクトとして国内メーカーのCPU開発能力を維持向上させるという目的もありました。そこでアメリカからCPU買ってきちゃ始まらない。

お礼

浮動小数点演算の並列処理とx86命令の並列処理を同列に議論するって、どうなんですかね？
チップの占有面積で考えても、まったく桁違いだと思いますけど。
命令の並列処理が出来てることは知ってましたよ。

なんでi7のほうもいろいろとつっこみどころがありますが、論点からずれるので。

回答No.1

Cupper-2

最後だけ

＞ならこちらを使ったほうが、性能が高かったのではないですか。しかも汎用CPUなので、値段もかなり安くできたでしょう。

その通り。
しかし、京の設計段階どころか納品をはじめた時点でサンデーブリッジはまだ世に出ていないんですよ。
また、安定しているCPUを使わないと怖くて使えないってのもあるんです。

お礼

なるほど。サンデーブリッジが世に出ていなければどうしようもないですね。
ですが、コストパフォーマンスからみたら、スパコン京にはいろいろと問題があるのも事実でしょうね。
それとインテルのCPUのほうが使う人が圧倒的に多いので安定性や信頼性に関しては圧倒的にあると思います。
本題から逸れますから、この話はここまでで。