- 締切済み
MOS-FET
MOS-FETでは高速動作が難しいが、この困難を乗り越えるために、これまでにどのような技術開発が行われてきたのか、を理由も含めて教えてください。 また、近年高速化を目指して、チャネルを形成する部分の結晶構造を歪ませることでなぜ高速動作が可能になるのか教えてください。
- icb011x
- お礼率0% (0/1)
- その他([技術者向] コンピューター)
- 回答数1
- ありがとう数1
- みんなの回答 （1）
- 専門家の回答
みんなの回答
- rabbit_cat
- ベストアンサー率40% (829/2062)
そうですね。だいた古い技術と思われる順に思いつくままあげてみます。（ただし、ほんとにこの順にできたかどうかは自分でも自信がないので、まあ大体こんな順ぐらいかな、と思ってください。 中身は、それぞれ調べてください。 ・サリサイド ・タングステンコンタクト ・結晶方向の変更(100)面 ・LDD（Lightly Doped Dorain） ・デュアルゲート（混乱して使われることが多いですがダブルゲートのことではありません。） NMOS、PMOSでゲートPolySiの不純物を別のものにするもののことです。 ・STI（Shallow Trench Isolation） ・Cu配線（デュアルダマシン） ・SOI（Silicon on Insulator） ・low-k 層間絶縁膜 ・歪みシリコン ・High-k / Metalゲート ここらへんまですでに実用化された技術。 未来技術としては、 ・ダブルゲート（FinFET等） ・ナノワイヤFET ・Steep Slope FET ・エアギャップ配線層間絶縁 等… ＞チャネルを形成する部分の結晶構造 歪みシリコンといってますが、適当に検索すればそれっぽいのが出てくるのでは。 簡単に言えば、Siに応力をかけて歪ませておくと、Siの最外殻の電子配意が変わって、キャリアの移動度が増す（⇒ドレイン電流が増える）、てことです。普通、NMOSでは引っ張り、PMOSでは圧縮の応力をかけます。
関連するQ&A
- MOS-FETの動作について
MOS-FETが飽和領域で動作するとき、厳密なドレイン電流値を見積もるにはチャネル長変調効果と基板バイアス効果を考慮しなければなりません。 それでは、MOS-FETが線形領域で動作するときはチャネル長変調効果は効いてくるのでしょうか？この場合、飽和領域の時と同じように、(1+λVds)が掛け合わせるだけなのでしょうか？λ：チャネル長変調係数、Vds：ドレイン-ソース間電圧とします。 （なお、基板バイアス効果は効きそうな気がします。）
- ベストアンサー
- 科学
- MIS FETでスイッチング
お恥ずかしい話ですが、すごく基本的な質問をさせてください。 というか、非常にとんちんかんな質問なのかもしれません。 外部DC入力端子から電源回路の途中に過電圧保護回路が平行してあり、それが動作すると電源回路直前のNチャンネルのMOS FETがオフになって電源が遮断される仕組みになっているある回路があります。 この回路図ではMOS FETの電源入力端子側にソース、電源回路側（つまり出力側）にドメインが接続されて、過電圧保護回路からの出力をゲートに入力しています。 ただ、MOS FETには極性もあって一般的には入力がドメイン、出力側がソースになっているですね。 ですから上記の回路図の機械で動作する理由が分かりません。 それでいて記号を見るとNチャンネルのMOS FETは端子側からドメイン側へ矢印になってますよね。 トランジスタやダイオードで見ると矢印の方向に電流が流れるはずなのにこの素子では逆ですよね。 その理由もわかりましたら教えていただきたいです。
- ベストアンサー
- 物理学
- M/BのMOS FETの交換について
起動しなくなった古いM/Bを目視してみると、CPUに近接しているMOS FETが黒こげで、半分脱落していました。 古い物なので、破棄しようかとも思いましたが、愛着もあるし ネットで調べて、全く同じM/Bで同じ箇所で同じ症状の事例が見つかり、交換を決意しました。 ただ、当方には電子デバイスに関する基礎知識がありません。 http://www.dbx.isa-geek.com/main/tips/s2460/rework.htm を見てみると、FETの背面部分(背面ドレイン電極部分と言うのでしょうか)をM/Bにハンダで接地する必要があるように読みとれます。 ただ、上記のように黒こげ脱落状態のFETに、M/B側の金属皮膜が半分以上 固着してM/Bからはがれ落ちた状態なので、元々と同様に寝かせて 接地するのが困難です。 この場合、FETを立てて接地し、背面部分からM/Bの残ってる金属皮膜部分まで銅線で落としてやれば大丈夫でしょうか？ アドバイス宜しくお願い致します。
- ベストアンサー
- その他（パソコン）
- デプレッション型MOS
デプレッション型のMOSトランジスタの空乏層やチャネルが出来る理由を教えてください。 正の電圧をゲートに加えたら酸化膜をコンデンサ代わりにしてチャネルを形成していると考えているのですが、合っているのでしょうか？
- 締切済み
- 物理学
- MOS-FETの利得の式にあるrDS
電界効果トランジスタMOS-FET(ｎチャンネル)の電圧利得Aｖを求める式にAv＝gm*rDS*RL/(rDS+RL)というのがあるようなのですが、gmは相互コンダクタンス、RLは負荷抵抗ですが、この式にあるrDSとはなんでしょうか？rDS=(∂VDS/∂ID)*VGSとあるのですが、下の写真のような静特性のグラフから次のように求めればいいのでしょうか？ ・負荷線とVGS＝１Vの交点(動作点)でのrDS この点に接線を引き、接線の傾きを求める。(この点での傾きを求める。) rDS=接線の傾き*VGS(1V) 回答よろしくお願いします。
- ベストアンサー
- 物理学
- FETの特性について
nチャネルMOSFETについて質問させていただきます。ドレイン電流Idとゲート電圧Vgの伝達特性のグラフは、ドレイン電圧Vdが一定の場合、しきい値Vt以降比例しますが、その理由として、(1)ゲート電圧Vgがしきい値Vt以下の場合は、ピンチオフになりドレイン電流Idはほとんど流れない。(2)VgをVt以上にすると、ゲート下の反転層の厚みが増加し、チャネルコンダクタンスgが増加するのでIdがそれに伴い増加する。…と考えたのですがこれで正しいでしょうか？また、(1)ではIdが流れないですが、(2)では流れるのは、(1)では反転層が形成されず空乏層だけであるため、(2)では反転層が形成されるため、といった考え方でよろしいでしょうか・・？誤った部分、不足な部分等ございましたらどうかご指摘願います。
- ベストアンサー
- 物理学
- FETでc接点のリレーを設計
こんばんは。 現在、FETを用いてc接点のリレーのような動作を行う回路を設計しています。 a接点のスイッチング回路とb接点のスイッチング回路を作成し、それをつけようとしているのですが、出力部をどのように接続していいかが分かりません。 入力a─── ───出力y 入力b─── ↑この部分 pチャンネルFETを用いて、各ドレインに入力a,bを接続し、ソース側同士を接続して、出力yとしても問題ないでしょうか？ もし根本的に考え方が間違ってるのなら、ご指摘をお願いします。 文章での説明で分かりにくいと思いますが、よろしくお願いします。
- ベストアンサー
- 科学
- MOS構造について
↓のような問題があるのですが・・・ MOS(Metal-Oxide-Semiconductor)構造について考える ゲートに隣接してソースが形成されており、その電子濃度は2.0×10^19[cm^3]である。また基板の濃度は1.0×10^15[cm^3]とする。 ソースの電子を酸化膜と基板の界面に誘起するために必要なゲート電圧[V]を求めなさい。但し、基板は接地されているものとして、以下の値を使用してください。 Tox＝50[nm]、Nd=2.0×10^19[cm^3]、Na=1.0×10^15[cm^3]、KT/q=0.026[eV] ↑の問題を解く際、どのような学問領域が必要でしょうか？いちおう、カテゴリーは表面処理技術にしているのですが。 この問題には、図もあるんですが、書くことができません。 とりあえず、アドバイスいただけたらうれしいです。
- 締切済み
- その他（表面処理技術）
- 膜タンパク質の結晶化が難しい理由は？
タンパク質の構造解析について質問です。 膜タンパク質の結晶化はなぜ難しいのでしょうか。 ある説明によると、 「その最大の原因は、調製において界面活性剤の可溶化により 疎水性領域がミセルで覆われ、結晶格子が形成されにくいことである」 とあるのですが、 この文章について、以下の点がわかりませんでした。 ・ 膜タンパク質が溶けにくいのは、膜の成分が脂質だから？ それとも膜タンパク質に疎水性領域の部分が多いから？ ・ 疎水性領域がミセルで覆われると、どうして結晶格子が形成されにくいのか 素人で申し訳ありませんが、どうぞよろしくお願いいたします。
- ベストアンサー
- 生物学
