FPGAのピンアサイン

質問

AX-USB2というFPGAボード(FPGAはStratixIIがついている）にピンアサインをしようとしているのですが、まったくの初心者なのでどういう基準でピンアサインを行なえばよいのかがわかりません。

本などのサンプル回路の説明でも、この信号はこのピンにアサインしろと書いてあるばかりで、どういう基準でそのピンにアサインしているのか、他のピンではダメなのかなどのがよく理解できません。

抽象的な質問で申し訳ないのですが、ピンアサインする際にはどのような資料を用い、どういう基準でアサインするものなのか教えていただけると幸いです。よろしくおねがいいたします。
（ちなみに開発環境はQurtusIIを使っています）

回答No.2

takepon256 · ベストアンサー

＞ただハードウェア的にデバイスが接続されているピンは決まっているということは、AX-USB2のようなFPGAがすでにSRAMやLEDなどとかなりつながっているようなボードでは、回路図のようなものでFPGAのピンがどこにつながっているのかをちゃんと確認しておく必要があるということですよね？

その通りです。

参考書に載っている以外の制限となると、デバイス固有の制限になると思いますので大抵はデータシートで確認します。
雑誌にも多少は記載がありますが、あまり載っていません。

リソースによる制限は当然ですが、ディファレンシャルピンやクロックピンの配置に関してはIOピンの構造によるものですのでデバイスによって当然使い方、制限が変わってきます。他にもRAM構造やLUTによっても制限が出てきます。
PLL機能に関しても組み合わせや入力クロックによっては出力できる周波数は決まってきますし、当然実装されていないFPGAも存在するでしょうし。（PLL実装されていないのは昔のデバイスだと思いますが）

RAM構造に関する制限を例にあげると、Spartan3ではブロックRAMのビット幅が32bitですので128bit幅のFIFOを構成しようとすると最低でも4つのブロックRAMを消費してしまいます。

これらのデバイス固有の制限・・・というか特徴が存在するため、個人的にはFPGA内部のブロック図は印刷して手元に持っておいた方が良いと思います。（IOピン構造、内部セル構造、PLL、内部RAMなど）

再度申し上げますが、これらは参考書には載っていません。
データシートを熟読するなり、実際にデバイスを使ってみて学習する、もしくは指導者に聞くのが一番だと思います。
長文になりましたが、参考になれば幸いです。

お礼

非常に詳しく回答していただき、真にありがとうございます。

いくつか制限の例も書いていただいて、とても参考になりました。

各FPGAボードに固有の内部構造や部品によって、デバイスごとにいろいろな制約がついてまわるのですね。

どうもデバイスの特性を知ることが必要不可欠なようですので、当面はデータシートとにらめっこしてみようと思います。

回答No.1

takepon256

ハードウェア的にデバイスが接続されているピン、およびコンフィグ用のピンは決まっていますが、それ以外は特に決まっていません。
基本的に自分の好きなように配置すればよいです。

ただ、ピンは内部ブロックごとに分けられていますので、回路ごとにピンのブロックをまとめたほうがタイミングを満足しやすいかと。

あと、ディファレンシャル（LVDSなど）を使用するなら隣同士の組み合わせは決まってきますし、クロックはクロック入力専用ピンがありますし・・・
まぁ、細かいところで色々制限が出てくると思いますので、勉強してください。

お礼

お礼を申し上げるのが遅れて大変申し訳ありません。

回答を見る限りではある程度自由度があるようですね。
正解が一つしかないのかと不安だったのですが安心しました。

ただハードウェア的にデバイスが接続されているピンは決まっているということは、AX-USB2のようなFPGAがすでにSRAMやLEDなどとかなりつながっているようなボードでは、回路図のようなものでFPGAのピンがどこにつながっているのかをちゃんと確認しておく必要があるということですよね？

他にも制限がいろいろあるようですが、そういうのはVHDLの参考書よりはトランジスタ技術などをあたればよいのでしょうか？（普通のVHDLの参考書のようなものではのってなかったので。）

とりあえずはもう少し勉強してみることにします。