• ベストアンサー

RSフリップフロップ

非同期式RSFFをつかって同期式RSFFを作りたいのですが、どのように考えたらいいのでしょうか?RSFFの動作はS=1でセット、R=0でリセット、S=R=0で保持、S=R=1は禁止でよいのでしょうか?

noname#80619
noname#80619
  • 科学
  • 回答数1
  • ありがとう数1

質問者が選んだベストアンサー

  • ベストアンサー
  • DT200
  • ベストアンサー率38% (63/164)
回答No.1

> RSFFの動作はS=1でセット、R=0でリセット、S=R=0で保持、S=R=1は禁止でよいのでしょうか? 良いです。 > 非同期式RSFFをつかって同期式RSFFを作りたい... 同期型はCk信号がS、Rのトリガとなります。非同期RS-FFを同期型RS-FFに するにはRS-FFの前段にCkが真のときにS信号とR信号が有効になるような 回路を設ける必要があります。 回路図は以下のURLを参考に。 http://rryu.sakura.ne.jp/compfund/backnumber/compfund003.txt

noname#80619
質問者

お礼

ありがとうございました!

関連するQ&A

  • フリップフロップ

    ネガティブエッジトリガ型JKフリップフロップを用いて R-Sフリップフロップと、あとTフリップフロップと同等な動作を行う回路を作りたいのですが どうしたらいいのでしょうか。 宜しくお願いします。

  • フリップフロップ

    セット動作とは、何か教えて下さい。

  • フリップフロップについて

    フリップフロップについて質問があります。 参考書では最初、セット、リセットの入力を 設定していますが、その際、NAND or NOR 回路につながる もう一方の入力はどのように考えたらいいのでしょうか? ※参考書では入力が1つしかないのに出力Qの値が決まって います。以上、よろしくお願い致します。

  • フリップフロップを用いた同期式カウンタの設計について

    フリップフロップを用いた同期式カウンタの設計について フリップフロップを用いた同期式カウンタは動作上、 入力のクロックがポジティブエッジトリガ型でもネガティブエッジトリガ型でも出力結果に影響はしないのでしょうか?

  • 論理回路R-Sフリップフロップ

    R-Sフリップフロップは論理の入力でR=1、S=1は禁止入力とされていますが、実際には入力可能です、これってどういうことなんですか?どなたか教えてください。

  • フリップフロップのカウンタについて

    JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか(非同期式カウンタ)で前段のFF(フリップフロップ)の出力から次のFFのCK(クロック)等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか? おねがいします。 質問がわかり難い場合は補足つけます。

  • Dフリップフロップ

    http://www.hobby-elec.org/ckt10_6.htm こちらのページなのですが、 ・ Dが「H」、CKが「L」の場合  1と2のNANDの入力はRS-FFでいう、禁止項ですよね。それだと、正常に動作しないのでは?

  • 陸技のフリップフロップの問題がどうしても解りません

    図に示す回路に、図に示す「1」「0」の信号を入力したとき、 時間t=t1[s]におけるX1,X2,X3の出力を答えよ。 FFはエッジトリガ形でck入力の立ち下りで動作する。 またt=0[s]では全てのFFはリセットされているものとする 答えは X1 「0」 X2 「0」 X3 「1」 らしいのですが。。 どうしてそうなるのかが解りません。

  • フリップフロップの解法

    カテ違いかもしれないのですが、 RS-FFにおいて        _ S R|Q Q ----|------     |   _ 0  0|Q Q 0  1|0  1  → 1  0|1  0 1  1|不確定 (論理機能表)       SR     |00 01 11 10 -----|-------------- Q0 0 | 0 0 1 1    1 | 1 0 1 1 (カルノー図(入力3:S,R,Q0 出力:Q) となるらしいのですが、この場合の真理値表はどうなるのでしょうか。またカルノー図のQ0,Qはどこから出てきたのでしょうか。どなたか教えてください。 あと、できるのであればD-FFにおいての論理機能表,真理値表,カルノー図がどうなるのか教えてください。

  • RSフリップフロップ(?)

    下図のように、信号Aの立ち上がりエッジより 信号Bの立下りエッジまでのパルスを作れる回 路を教えてください。もちろん信号AおよびB のチャタリングは無視できるようにします。 RSフリップフロップに近い動作なのですが… よろしくお願いします。 信号A_| ̄|__| ̄|__ 信号B__| ̄|__| ̄|_ 出力 _| ̄ ̄|_| ̄ ̄|_