• 締切済み

フリップフロップを用いた同期式カウンタの設計について

フリップフロップを用いた同期式カウンタの設計について フリップフロップを用いた同期式カウンタは動作上、 入力のクロックがポジティブエッジトリガ型でもネガティブエッジトリガ型でも出力結果に影響はしないのでしょうか?

  • 科学
  • 回答数2
  • ありがとう数2

みんなの回答

  • KEN_2
  • ベストアンサー率59% (930/1576)
回答No.2

ポジティブエッジトリガ型でもネガティブエッジトリガ型でも同じ結果になります。 エッジトリガですので、トリガの瞬間の状態がフリップフロップに取り込まれます。 *使用上の注意点は、入力信号の変化点でトリガしないことです。  時々取り違えて動作を不安定にさせて、ポジ・ネガエッジトリガの極性を変更した経験があります。  

butamisojp
質問者

お礼

そうですか!! とても疑問に思っていたので解決してよかったです。 ありがとうございました。

  • rabbit_cat
  • ベストアンサー率40% (829/2062)
回答No.1

>入力のクロックがポジティブエッジトリガ型でもネガティブエッジトリガ型でも… 「クロック」が「ポジティブエッジトリガ型」とか「ネガティブエッジトリガ型」であるというのはどういう意味ですか? 単に、 「フリップフロップがポジティブエッジトリガ型でもネガティブエッジトリガ型でも…」 の書き間違いでしょうか。 そうであるなら、出力信号は、異なります。 ポジティブエッジトリガ型は、当然、入力クロックの立ち上がりエッジで出力が変化しますし、 ネガティブエッジトリガ型は、入力クロックの立ち下がりエッジで出力が変化します

butamisojp
質問者

補足

回答ありがとうございます。 申し訳ありません。 おっしゃる通り間違いです。 私が本来質問したかったのは、同期式カウンタにおいて フリップフロップがポジティブエッジトリガ型でもネガティブエッジトリガ型でも出力は変化はないのかということです。 非同期式カウンタの場合は次のFFのクロックに前段の出力 等が入力される場合があるので当然PエッジかNエッジで出力に 影響が出ますが、同期式カウンタの場合クロックは同期しているので (同一クロック)出力に影響しないのではと考えたからです。 もしよろしければ教えてください。 よろしくお願いいたします。

関連するQ&A

  • フリップフロップのカウンタについて

    JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか(非同期式カウンタ)で前段のFF(フリップフロップ)の出力から次のFFのCK(クロック)等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか? おねがいします。 質問がわかり難い場合は補足つけます。

  • 非同期式3進カウンタ

    JKフリップフロップを用いた非同期式3進カウンタをボード上に組んだのですが、 先生からタイミングチャートが違うと言われて困っています。 友達はその結果で合格もらったのに私は違うといわれてもらえていません。 そこで色々と調べてみたのですが、いまいちわかりません。 非同期式3進カウンタのクロックをTとして交互にHとLを繰り返した時Q1とQ2のタイミングチャートはどのようになるのでしょうか? これが載っているHPなどがあれば教えてください。

  • フリップフロップについて次の問題がわかりません。

    5->6->2->1と表示して1に戻る回路を作成する.ただし,2入力NANDとDフリップフロップのみを使用することとし,Dフリップフロップは正負両方の出力を使用して良い この回路を,2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する.カウンタはいま何桁目を表示しているのかだけを記憶しており,カウンタ値が00,01,10,11のときはそれぞれ一,十,百,千の桁を表すとする.組み合わせ回路はカウンタ値{C1,C0}を入力とし,それが示している桁の値を4ビットの符号なし二進数{1,2,6,5}で出力する. 以下の問に答えよ. 1.この組み合わせ回路の論理式を示せ. 2.このカウンタを設計し,図示せよ. 3.2で設計したカウンタの値を1の組み合わせ回路に入力し,組み合わせ回路の出力をDフリップフロップで保持することにして,全体を完成させて図示せよ. 4.この回路の最大動作周波数を計算せよ.ただし,Dフリップフロップの遅延時間,セットアップ時間,ホールド時間はそれぞれ10.5ns,3.0ns,1.0nsで,NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns,5.5nsとする. 最終的な解答に至るまでの過程を説明すること. という問題がわかりません。・・・ よろしくお願いします。

  • 非同期式カウンタ回路の遅延時間

    実験でJKフリップフロップを使用した非同期式8進カウンタ回路を作成し、遅延現象を確かめました。 そこでクロック(1MHz)と、三段目の出力の時間差をオシロスコープで見たところ、約80ns遅れていることがわかりました。 この遅延時間について考察しなければならないのですが…。正直、一つのJKフリップフロップでどのくらい遅延するのかわからないため困っています。 どなたか、遅延時間について詳しく教えていただけないでしょうか。お願いします。

  • フリップフロップ

    ネガティブエッジトリガ型JKフリップフロップを用いて R-Sフリップフロップと、あとTフリップフロップと同等な動作を行う回路を作りたいのですが どうしたらいいのでしょうか。 宜しくお願いします。

  • Dフリップフロップを用いて・・・

    大学で電気電子工学分野を専攻している者です。 2進数の2の補数を1ビットずつ直列に求めるMealy型同期式順序回路をDフリップフロップを用いて設計する(2進数はLSBより1ビットずつこの回路に入力され、2の補数の該当桁が1ビットずつ出力される、例えば0011が入力されると0010が出力される)という問題で、まず状態遷移図を書きたいのですが、入力、出力はいいとして、何を「状態」とすればいいのかがわかりません。 乱文ですがよろしくお願いします。

  • フリップフロップ回路について

    Dフリップフロップでは入力にクロックとデータを入れ、出力からデータが出力されますが、        ―――― データin―|     |―データout クロック―|     |        ―――― クロックのDATAinのタイミングは一定なのでわかるのですが、 データinのほうは010111010111と順番に入れていかなければなりませんがこのデータinのほうのタイミングはどうやっておこなってるのでしょうか?

  • フリップフロップについて

    フリップフロップのリセット入力、プリセット入力、外部スイッチの多くは 負論理(通常は1でオンになるときだけ0)で設計されていますが、 それはなぜでしょうか。 正論理では何か問題があるのですか?

  • 同期回路と非同期回路の境界線は?

    同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。

  • 回路設計で困っています

    大学で非同期R+同期式JKフリップフロップによる14進ダウンカウンタを設計しなさい。という課題がでたのですが、設計する方法を教えて下さい。 Rはリセットらしいです。 資料にアップカウンタの設計は書いてあるのですが、ダウンカウンタはどう設計すればいいかわかりません