• ベストアンサー

CMOS? インバータ回路について

N-ch MOS-FET とP-ch MOS-FET を使ったC-MOS インバータ回路をLTSpice 上に描いてみたんです。 イメージとしてはゲートの電圧をオンオフしたらR3とR1 を交互に通電できると思ったんです。ところがシュミレーション結果はA 点で6Vと分圧状態になってます。 ゲートに電圧を印加したらP-ch には流れずN-ch に流れてR3のみ通電。 ゲートを接地したらPch に流れてN-ch に流れずR1のみ通電。 こうなると思うんですが・・・。

noname#148582
noname#148582
  • 科学
  • 回答数4
  • ありがとう数4

質問者が選んだベストアンサー

  • ベストアンサー
  • se223
  • ベストアンサー率49% (49/100)
回答No.4

No.2です。シミュレーションのFETパラメータ値に問題は無いでしょうか?VGSとかON抵抗とか。 抵抗を大きくしてシミュレーションしてみては? 6Vは変化すると思いますが。 (本題でなくすみませんが、英語読みはシュミレーション→シミュレーションと思います。)

noname#148582
質問者

お礼

ありがとうございます。 シミュレータのFETパラメータですか・・・。おっしゃるとおりでした。定番の数値に変えたら期待通りに動きました。 なんか間抜けな結果になりましたが、いろいろ考え悩んだ事が今後に生かせれればと思います。

その他の回答 (3)

  • tadys
  • ベストアンサー率40% (856/2135)
回答No.3

>LED だったらいけるけど、5Ωの電球では難しいのでしょうか・・・。 そういう事なら、M1のドレインとR3だけ、M2のドレインとR1だけを接続し、 M1とM2、R1とR3は接続しないほうが良いでしょう。 なお、ランプを点灯した瞬間には定格の5~10倍の電流が流れますから、 10Aぐらい流せるようなFETを使用する方が安心です。

noname#148582
質問者

お礼

何度もありがとうございます。 確かにご指摘の配線をすれば適切に動作すると思いますが、できれば上記の配線にこだわりたいのです。 というのも既存の配線、つまりバイクのウィンカーリレーをMOS-FET にできないかなという疑問が前提にありまして。 下記サイトの最下にあるC-MOS FET というヤツです。 http://www.piclist.com/images/www/hobby_elec/ckt30_6.htm 機械式に12Vと0Vを切り替えるリレーを置き換えたいのです。

noname#148582
質問者

補足

mos-fet はツェナーダイオードのように電圧降下を抵抗に強制できるようなものでは無いという事でしょうか・・・。

  • se223
  • ベストアンサー率49% (49/100)
回答No.2

考え方はわかりますが、信号源の電圧で動かしているのでしょうか? スパイスの記載方法は知りませんが、電圧源はなくとも良いのでしょうか? またPchFETのVGSは短絡で変化せず、DS間に電流は流れないのでは?

noname#148582
質問者

お礼

ありがとうございます。 電源の記載が不足してました。12Vの直流つまりバッテリーとお考えください。ゲートへの電圧印加か接地かはその都度配線を書き直して検証しております。 例えば画像では各ゲートに電圧が印加された状態です。PMOS には流れないのでR3 に流れ、NMOSには流れるのでR1には流れないかと。 しかしシュミレータ結果ではそれぞれの抵抗に電圧が流れてしまいます。 抵抗の前にはFET など意味を成さないんでしょうか・・・

  • tadys
  • ベストアンサー率40% (856/2135)
回答No.1

R1、R3の値が小さすぎるのが原因です。 インバータ回路の動作を調べるにはR1、R3は不要なので取り外してください。

noname#148582
質問者

お礼

ありがとうございます。 そういうものですか・・・。この回路の抵抗R3とR1は、実用上は電球を予定しております。LED だったらいけるけど、5Ωの電球では難しいのでしょうか・・・。

関連するQ&A

  • CMOSインバータの直流特性に関して

    下の画像に関しての質問です。 n-mosのドレイン電流-ドレイン電圧(ソースが基準)、ゲート電圧固定のグラフは良いのですが、p-mosのグラフに不明点があります。 Idspの絶対値をとったグラフであることは理解できます。しかし、Vgspの下に書かれているVgsnがよくわかりません。Vgspが-5Vの時、Vgsnが0Vとあります。この時のVgsnは何を表しているのでしょうか? 回答よろしくお願いします。

  • picとHブリッジ回路

    電子回路初心者で、今picを用いて 5相ステッピングモーターを駆動させる回路を 製作しているものですが、 N-MOS-FETとP-MOS-FET各5個使用し Hブリッジ回路を製作するところまでは出来たのですが、 各々のゲートにpicからの出力を入れたのですが、 picとゲートを全部繋ぐと、picの出力がおかしくなります。 一つだけだと思うとおりに出力してくれるのですが、何が原因なのでしょうか? picは16F628A N-MOS-FETは2SK3510 P-MOS-FETは2SJ554を使用しています。どうか御指導よろしくお願いします。 また以下のサイトを参考にしています。 http://www2s.biglobe.ne.jp/~NAOTO/acs/lab/

  • トランジスタとFETのインピーダンスについて

    外部のシステムから送られたアナログ信号をハイインピーダンスで 受けたい場合、トランジスタではエミッタホロワやべース接地をした コレクタで受けるのが一般的ですが、P-CHのPower MOS FET を使って ソース端子から1~2Aの直流電流を流し込みたいので、ソースが前段の 負荷にならないようにハイインピーダンスの構成にしたいと思っています。 P-CHのPower MOS FET でこのようなことは可能でしょうか。 (ドライブが容易なのでP-CHで考えていますが、N-CHでもかまいません) よろしくお願いします。

  • MOS-FETゲートの回路構成

    いつもお世話になります。 表題の件、例えば、MOS-FETをCPUで駆動しようとし、ゲートライン抵抗と接地抵抗を設定する場合、以下の2通りの設定(接続)方法があると思います。 ゲート抵抗設定(接続)方法 ? CPUポート - ライン抵抗 - 接地抵抗 - FETゲート ? CPUポート - 接地抵抗 - ライン抵抗 - FETゲート 自分は?の方法をよく見かけるのですが、 ?の方が、ゲート電圧がより大きく取れて有利だと思えるのですが、 ?にするメリット(デメリット)と ?にするデメリット(メリット)が各々あるのでしょうか? 以上、初歩的質問で恐縮ですが、ご回答の程、お願い致します。

  • FET回路についてなんですが。

    FETのゲート-ソース間電圧によりドレイン側に接続してあるLEDの輝度を調節したいのですが、FETの周りの抵抗ってどれくらいにしたらいいんでしょうか? FETはMOSで、Nch、エンハンスモード、G-S間電圧5V、ドレイン電流は50mAぐらいを目指しています。

  • スイッチング電源のスナバ回路

    フライバックコンバータのスナバ回路の役割を教えてください。 一般にFETドレイン端子にダイオードと、RとCの並列回路を直列接続しますが、 高電圧がFETに印加しないようにするだけなら、ダイオードのみで十分だと思います。 (1)CとRは何のためにあるのか (2)FETに高電圧印加を防ぐことを目的とする場合には、CとRなしでダイオードのみで十分なのか よろしくお願いします。

  • MOS-FETの使い方

    MOS-FETではゲートからドレイン&ソース側へ電流が流れる事は無いと認識しています。この性質を利用して下記のような使い方をされる事はあるでしょうか? ・2つの回路をMOS-FETを介して接続する。 ・ゲート側回路(以下、G側回路)からドレイン&ソース側回路(以下 DS側回路)への電流の流入を無くす。 ・ゲート電圧だけを利用してDS側回路へゲート電圧を印加する。

  • ゲートドライブ回路の構成

    こんにちは、以下について質問させてください。 ゲートに印加する周波数を低周波(100kHz未満)で設計しようと考えていて、FETをパワフルに動作させるためにプッシュプルでゲートをドライブさせようと考えています。 FETのゲート部分が等価的にコンデンサになっているため、低周波におけるゲートの入力インピーダンスは高いが、 高周波の場合、入力インピーダンスが下がるため、これをパワフルに(高速に)ドライブするには出力インピーダンスの低いエミッタフォロワプッシュプルが良いという情報を得ました。 これに関して低周波の時は入力インピーダンスが高いため、エミッタフォロワプッシュプル回路は向かないと思い、これをエミッタ接地にしようとしたのですがいくら調べても プッシュプルをエミッタ接地で設計した回路を見かけなかったのですが、何かマズイ点えもあるんでしょうか?? エミッタ接地なら出力インピーダンスが高かったはずなのでちょうどいいように思えるのですが…

  • MOS-FETの静電破壊耐量について

    FETのゲートとソース間に静電気を印加して 破壊耐量を調べた所、ゲート側に+のサージを 印加した時の方が-サージを印加した時よりも 破壊に至る電圧値が低い結果になるんですが、 これは理論上で当然の結果なんでしょうか? 試験条件はc=200pF,R=0Ωにて印加 電圧をステップアップで繰り返し印加して破壊 に至る電圧値を記録しました。

  • FETとカスコード回路について

    まずはじめに、FETは電圧をさせる素子であり、電流は一定のはずなのになぜ(1+Av)倍となってミラー効果が起こるのですか? 次にFETを用いたカスコード回路でソース接地とゲート接地を合わせてカスコード回路を作ります。その時カスコード回路によってミラー効果を防げることは知っていますが、なぜ、(1+Av)倍のAv=0になるのか分かりません。 分かる方、すみませんが丁寧に教えていただけませんか?