アルテラ CYCLONE3のリセット信号は

質問

アルテラ社のCYCLONE３を使用した回路を製作していてリセット信号の事でお聞きします。
電源投入後コンフィギュレーションを開始しコンフィギュレーション完了後に内部ロジックが動作を始めますが、この時リセット信号は外部からリセットICなどにより入力する必要はないのでしょうか？
内部ロジックではリセット信号処理を必要としています。
　always@(negedge rst or posedge clk)　などとしています。

外部からリセットICなどによりリセットを入れる場合、そうとうにディレイ時間の長いリセットICが必要になると思いますが、ＦＰＧＡ専用のリセットICなど有るのでしょうか。
またはCYCLONE３には内部にPOR回路がある様ですが、この回路を内部ロジックのリセット信号に使用する事は出来ないのでしょうか。

宜しくお願いします。

回答No.2

ICE_FALCON · ベストアンサー

#1です。
Conf_doneは、それでよいとおもいます。

汎用ピンの方は、プルアップでlow出力にして、
NMOSと抵抗でインバートの方が良いのでは？
そうしないと他のリセットが必要な場合受付られません。
あと、ちょとだけ大きめのCをつけた方が
信号が遅れて安定するかもしれません。

回答No.1

ICE_FALCON

リセットICはロジックのリセット用には要りません。
Cyclone3に在るかは知りませんが、
コンフィグレーション完了の信号を生成できるfpgaは多いので
その信号からリセット信号を作ります。
または、汎用ピンをブルアップしておき、
コンフィグレーションが完了したらLOWを出力しても生成できます。
Low を出力するだけならフリップフロップ要らないのでLow を出す回路は
リセット無くても不定になりません。

PORはコンフィグレーション開始用に在るのでは？
コンフィグレーション開始にはリセットICが必要になる可能性があります。
これ用のPOR出はないでしょうか？

補足

ICE_FALCON様　御回答ありがとうございます。
すみませんが、もっと具体的に教えて頂けますでしょうか。
CYCLON3にはコンフィギュレーション完了信号CONF_DONEがありコンフィギュレーション中はLOW、完了するとHI－Z（外部プルアップ抵抗によりHI)となります。
このCONF_DONEをCYCLON3の端子に入力しそのままRESET信号とするという事でしょうか？

また、もう一例の「汎用ピンをプルアップしておき、コンフィギュレーション完了したらLOWを出力して生成」は同じ様にこの出力端子をCYCLON3の端子に入力として接続し内部ロジックのRESET信号とするという事なのでしょうか。

宜しくお願い致します。

module reset(rst)begin
output rst;　　　//外部でプルダウン

assign rst = 1'b1; //rese lowアクティブの場合

endmoudle

上記で生成したrst信号を下記の様に内部リセット信号として使用。

module logic(clk, rst ,in1,in2.....)begin
input clk, rst....
reg latch1;

always @(posedge clk or negedge rst)begin
if(!rst)begin
latch1 <= 1'b0;
end if( )begin
..........
..........
end
end
endmodule

こんな感じで良いのでしょうか。