- ベストアンサー
PCが誤動作しない最大の理由
昔、電子回路を組むとき、TTLやC-MOSを使っていました。 誤動作しないように、パスコンやGNDパターンを太く・・・とか色々対処していました。 でも、蛍光灯を点灯したら フリップフロップが反転したりとか、カウンタがカウントアップしたりとか ノイズに悩まされたものです。 でもPCが誤動作した・・・という話は（私は）聞いたことがありません。 誤動作してもソフトウェアで見かけ上、ノイズ対策しているのかもしれませんが。 PCが誤動作したら大変なことですから、上級エンジニアが色々工夫 していると思いますが、 そのなかでも「一番はこれだ！」という最重要ポイントが ありましたら教えてください。
- みんなの回答 （4）
- 専門家の回答
質問者が選んだベストアンサー
その他の回答 (3)
- cwdecoder
- ベストアンサー率19% (198/995)
あ、でも電子工作のレベルだと、おそらく数MHz以上で動作するような回路は作成なさっていないと思います。 パソコンの基板でされている対策とは違い、もっと基本的な部分だと思います。 電源を通じてくるサージ影響や、つい見逃しやすい設計ミス（例えば、ICの未使用端子の処理など）、が大きいと思いますよ。
お礼
回答ありがとうございます。
- cwdecoder
- ベストアンサー率19% (198/995)
基板のパターンの設計なんかは、シビアに行っていると思います。 直角のパターンを避けるとか・・・・。 十数年前は主流だったパラレル通信では、基板上の複数の配線長を厳密に合わせるとか、パラレル通信自体を廃止して、シリアルにしてノイズに強い差動通信にするとか（USBとかはそうですね）
お礼
回答ありがとうございます。
- wormhole
- ベストアンサー率28% (1622/5659)
ハード的にそのように設計されているからです。 例えばマザーボードのメモリまわりの配線は色々折り曲がって配線されているのがわかると思いますが、あれはノイズ対策やタイミング調整などの意味もありあのようになっています。
お礼
回答ありがとうございます。
関連するQ&A
- カウンタ回路のパスコン、及びノイズの原因について
発振回路をカウンタICで6進カウントする回路をブレッドボード上で作製しています。 詳しい回路は添付ファイルにかきました。電源はすべて共通でありVcc=5.00[V]、発振回路はトランジスタによる無安定マルチバイブレータ(周波数15Hz)、カウントICは74HC390と、そのクリア端子に74LS08を接続しています。 ICを2つ使っておりますが、パスコン（回路図でのC3,C4)を変えますとカウント動作(74HC390の挙動)に変化がありました（オシロスコープでの確認)。 パスコンを2.2μFの電解コンデンサとすると、正しいカウント波形が得られます(ICが正常動作している)。しかし、パスコンを0.1μのセラミックコンデンサとすると、ときどきカウント波形が乱れます(ICが誤動作している)。添付ファイルにカウント波形があります。 また、発振回路をファンクションジェネレータとすると、ICにパスコンをつけなくても正常なカウント波形を示します。 ここで質問です。 <1>ICのパスコンとしては、周波数特性を考慮して容量0.01μF～0.1μFのセラミックコンデンサが適していると考えていたが、その認識は間違えているか。 <2>発振回路の周波数が15Hzという低周波回路なので、パスコンは電界コンデンサの方が適しているのか。そうだとしたら、なぜ低周波回路だと電解コンデンサの方がパスコンに適すのか。 <3>発振回路をファンクションジェネレータ(FG)としたときにパスコンなしでもカウント波形が正常動作したということは、ICのH,Lの切り変わるときの電流の変化によるノイズが原因ではない。なぜなら、FGも無安定マルチも周波数は15Hzであり、H,Lが切り替わるタイミングは変わらないから。この考え方は合っているか。（電流の変化によるノイズ・・・自分でもよくこの意味がわかっていません） 仮にこの考え方があっているとすれば、ノイズの原因は、無安定マルチバイブレータが絡んでいるのか。（オシロスコープ上では、FGと無安定マルチの波形に大きな違いはない、、、) <4>ノイズの原因はなにか。 <5>電源にもパスコンをいれるべきなのか。（回路図でいうと、どのあたりに？） <6>その他何かアドバイスがありましたら、ご教授願います。 長い質問で申し訳ありません。 よろしくお願いいたします。
- ベストアンサー
- 物理学
- Dフリップフロップについて
Ｄフリップフロップを使用して回路を作ったのですが、 クロックの立上りエッジでＤ入力のデータを出力するはずが、 １０回に４～５回程度、立下りエッジでＤ入力のデータを出力します。 誰かこの様な現象の解決方法のアドバイスをお願いします。 使用状況は下記です。 １．使用しているＤフリップフロップ 東芝製 ＴＣ７４ＨＣ７４ＡＰ（２個入り） ２．使用状態 パッケージ内の１つを使用。 残り１つは、Ｄ入力端子，ＣＬＫ端子，出力端子（Ｑ，／Ｑ） はオープン。ＳＥＴ，ＰＲ端子はＧＮＤ接続。 ３．その他 ?電源（０／５Ｖ）は安定（オシロで確認済み） ?ＩＣを新品に付け替えても同現象。 ?パスコンを強化しても同現象（現在0.1μF）
- 締切済み
- 開発
- ロジックＩＣの動作不安定の原因は？
ロジックＩＣ（７４ＨＣシリーズ）でカウンタとデコーダーを使用してＬＥＤを点灯切替するものを作りましたが（入力はタイマーＩＣの出力、デコーダーで出力を順番に切り替えてＬＥＤを順番に点灯させるものです。ダイナミックドライヴみたいな感じです。）、動作がいまいち不安定になります。線の接触が悪いのかと思いきやＩＣを触るとついたりつく場所が切り替わったりします。思うに静電気の影響かな？と思うのですがどうなのでしょう。そのような動作をするということはＩＣが壊れているのでしょうか？Ｃ－ＭＯＳなので静電気には弱いでしょうが・・・。静電気の場合の対処はどうしたらよいのでしょうか？ それともカウントアップの入力のノイズか何かでしょうか？
- ベストアンサー
- 科学
- 論理回路問題
デジタル値で８ビットの擬似正弦波を発する論理回路の設計をしたい。 １、Dフリップフロップを用い、nを入力し４n（8≦n≦64）をカウントする時に値を0にリセットする８ビット同期式のカウンタの回路図を書きたい ８ビットのインクリメント回路を使ってよい。 ２、１の正しく動作する為の最大動作周波数を求めたい ３、８ビットのtと６ビットのnを入力してsinπt/2n（8≦n≦64）の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する ８ビット加算回路、減算回路及び８ビット入力16出力の乗算回路を使ってよい ４、３の回路の入力tが変化したときの伝播遅延時間は？ ５、1と3より目的の回路を書く。 ６、５での回路が正しく動作する最大動作周波数は？ NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR 各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか？ 宜しければお願いします
- 締切済み
- その他（学問・教育）
- カウンタ回路について
現在カウンタIC（74161）を使用し、4ビットをLEDに出力する簡単なカウンタ回路を製作しています。 今のところ74HC161のでは動作させる事は出来たのですが、74LS161を使用した回路がうまく動作してくれなくて困っています。 どちらの回路もほぼ同じ構成で、違うのはLEDのところに入れている抵抗ぐらいです。 オシロスコープで確認してみたところ、出力にデータシートで書いてくれているだけの電圧（TTL時予定2.7V、実際0.6V程度）が出ていませんでした。 入力側のピンにもVCCで5Vを抵抗100kΩ通し電圧をかける予定なのですが0.6V程度しか電圧がきてませんでした。その代わりリセットのところへ残りの電圧がかかっていました。 やはり同じシリーズといってもTTLとCMOSは同じ回路で使用は出来ないのでしょうか？ どのような対処をすれば動作させる事ができそうでしょうか？ ご回答どうぞよろしくお願いします。 ちなみに、 74161のピン配置 1.CLR(反転) 16.VCC 2.CK 15.CO 3.A 14.QA 4.B 13.QB 5.C 12.QC 6.D 11.QD 7.ENP 10.ENT 8.GND 9.LOAD(反転) VCC（5V）より100ｋΩを通し、 3,4,5,6,7,9,10,16番ピンに。 CK（2ピン）はファンクションジェネレータ（CMOS時0～4V、TTL時0～3Vあたり）に。 リセットピンはスイッチにつなぎ片側オープンもう一方をGND、リセットとスイッチの間にVCCより100kΩを通し接続。 LEDへの出力の11～14ピンは抵抗（CMOS時520Ω、TTL時80Ω）を通しLED（VFは2.3）へ。 ICのVCC（16ピン）付近にコンデンサ（0.1u）を入れGNDへ。 COは今回使用する予定がないので何もつないでいません。 ICのGND（8ピン）をLEDのカソードをGNDへ。 AAでうまく回路を書けそうになかったので文章説明にしてしまいました。。。 分かりづらいと思いますが、ご回答いただければ幸いです。
- ベストアンサー
- 化学
- フリップフロップ？スイッチングについて教えてください。
まずどんなことをしたいかというと、カーナビのミュート出力（音声案内時にオーディオの音を消す信号）を別付けモニターのバックカメラ入力（リバースに入れるとVideo2の映像が映し出される）につないでナビの案内時にはナビの画面が表示されるようにしたいのです。 ただつないだだけではミュート出力がパルス（？）であるためナビの画面を保持できません。 自分なりに調べたところラッチリレーが使えそうな気がするのですが、１巻線では極性の反転が必要と言うことで無理のような気がし、２巻線の方は詳しくはわからなかったのですが入力系統が２系統いるような感じですよね。 ラッチの動作がフリップフロップということがわかりその辺りを調べてみてもIC回路についてが多くそちらの方は知識不足で理解しきれませんでした。RS-FF回路が実際に行いたいような動作の気もしますがJK-FFとの違いもわからず。。。 コンデンサとトランジスタを２個づつ使ったフリップフロップ回路は点滅してしまうようですが、固定にすることも可能なんでしょうか。 いろいろ書きましたが私のやりたいことを一番簡単に（出来れば安価に)実現させるにはどうしたらいいのでしょうか。 入出力ともに12～14.5Vです。 よろしくお願いします。
- ベストアンサー
- 物理学
- オシロによるノイズ測定
F社の4CH、100MHzデジタルオシロスコープを使用しています。 アナログ、デジタル混在の装置において アナログ電圧にデジタル(CPU)のノイズが乗って困っています。 デジタル側でノイズ発生を抑える対策をする・・・以前に、 GNDへオシロのプローブとアース・リードを接続するだけで オシロ(400nSレンジで)には±200mVぐらいのノイズが乗っています。 CPUを動作停止にするとノイズは激減します。 入力をショートしてGNDへ接続するだけでノイズが乗っていれば ノイズ対策の効果も正しく評価できないのでは・・・と思います。 社内にはF社のオシロしかありませんので、 他社のオシロではどうなのだろうか？？？ということを知りたいと 思っています。 オシロのフィルター機能を使用すればノイズは減少しますが 実際にノイズが出ているならば見かけ上ノイズを減らしても 意味はありませんし・・・。 他社のオシロをお持ちの方の情報、アドバイスをいただければ 幸いです。
- 締切済み
- 電子部品・基板部品
- 電子回路 ICのVccとGND
いま、簡単なカウント回路を作っています。 そこで、NAND回路の入った14ピンのICとフリップフロップのICそれぞれ数個ずつ使っています。 ここで、それぞれのICのVccは、すべて電源につながなければならないのでしょうか？ またGNDのことについて。 言葉では説明しにくいのですが、まず、正方形を考えてください。そして、電池を右側のたての辺に置くとします。これで電池を含んだひとつのわっかが出来上がります。上側がプラスとします。そして、その正方形の中に、具体的な回路を作ると考えてください。 ここで、中の回路の、Vccが必要な素子はリード線を引っ張ってきて、正方形の辺につなぎますよね。 GNDのことについては、どれかひとつのICのGNDピンと、正方形の下の辺をつなぐとします。 このように考えると、この正方形のどこからどこまでがHiLevelで、どこからどこまでがLowLevelになるのでしょうか？ このようなことが起こらないために、正方形の左下の角を離さなければいけないのかも考えましたが、よくわかりません。そうすれば、正方形の右のたての辺の電池より下の部分から、下の辺の左角までが0Vで、正方形の右のたての辺の電池より上の部分から、左回りして、左角までがVccとなることが明確にわかるのですが…。 どっちでしょうか？ 的外れの質問してるかもしれませんが、よろしくお願いします。
- ベストアンサー
- 科学
- メモリアーキテクチャについて
テキスト「応用情報技術者」の中の「第二章：ハードウェア」において、メモリアーキテクチャに関する質問です。 半導体メモリは、ＤＲＡＭとＳＲＡＭに分けられます。 これらの二つの特徴は、 ＤＲＡＭ…リフレッシュ：必要、使用回路：コンデンサ、速度：低速 価格：安価、用途：主記憶装置、集積度：高い ＳＲＡＭ…リフレッシュ：不要、使用回路：フリップフロップ、 速度：高速、価格：高価、用途：キャッシュメモリ、 集積度：低い そのうち、ＳＲＡＭは動作原理によってバイポーラ型とＭＯＳ型があります。 バイポーラ型…速度：高速、集積度：低い、ビット単価：高価、 用途：キャッシュメモリ ＭＯＳ型…速度：低速、集積度：高い、ビット単価：安価、 用途：主記憶装置 以上のように記述されてましたが、これは矛盾が発生していると思います。 なぜなら、ＳＲＡＭの特徴では用途はキャッシュメモリに使われると書かれているのに対し、ＳＲＡＭの動作原理よって分けられたバイポーラ型とＭＯＳ型のそれぞれの用途は、キャッシュメモリ・主記憶装置になっています。 私の考え方が間違っているのだと思うのですが、どのように解釈したらよいのか困っています。 適当なコメントをお願いします。
- ベストアンサー
- ハードウェア・サーバー
お礼
回答ありがとうございます。