- ベストアンサー
デジタル回路
Ｄ－ＦＦを用いた右シフトのリングカウンタになる４進カウンタの回路の設計の仕方を教えてください。 Ｑｄ→Ｑｃ→Ｑｂ→Ｑａの順に １０００→０１００→００１０→０００１ となるやつです。 また回路図が書かれたサイトがあれば教えてください。 よろしくお願いします。
- shorinji36
- お礼率83% (1150/1380)
- 物理学
- 回答数3
- ありがとう数4
- みんなの回答 （3）
- 専門家の回答
質問者が選んだベストアンサー
- ベストアンサー
その他の回答 (2)
- inara1
- ベストアンサー率78% (652/834)
参考URLの「３ リングカウンタ」に6bitリングカウンタあります。
お礼
回答有難うございます。 でもこれ左シフトですね・・・
そんな基本的なモノは考え方を含めて大概のテキストに出てると思いますけど 人に尋ねる理由を示してください。 理由によっては、教えることは「課題の回答のみ教えることになる」ので、できません。
お礼
回答有難うございます。 テキストには載っておりません。左シフトのリングカウンタは自分で調べましたが右シフトはネットで検索しても見つかりません。今、作っているのはＳＥＬが０のとき左シフトしＳＥＬが１になると右シフトするリングカウンタですがあと一歩のところでつまづいています。そのためには右シフトのリングカウンタを解明しないといけないのです。
関連するQ&A
- デジタル回路（もうお手上げです）
74194のＩＣを使ってセレクタスイッチを０にすると左シフトのリングカウンタになり１にすると右シフトのリングカウンタになる４進カウンタの回路を設計したいのですがあと一歩のところでつまづいております。 以下の回路を設計してみましたが微妙に間違っています。どこが間違っているのでしょうか？ また回路図が書かれたサイトがあれば教えてください。 よろしくお願いします。
- 締切済み
- 物理学
- 14進カウンタの設計について
「７４００を２個、７４９３を１個使って１４進カウンタを作れという課題」が出たのですが、わからない点がいくつかあります。 ほとんど直接１４進カウンタの設計には関係ないですが、 １．テキストにSN７４９３を用いたn=１５進カウンタの設計例が載っているのですが、 １ピンと１２ピン（INPUT A と Q A）を接続すると最大n=１６の構成になると書いてあるのですが、２進カウンタ部の出力と８進カウンタ部の入力を接続するとなんで最大１６の構成になるんですか？ ２．テキストの図でFFのは各出力をANDゲートの入力につないでからその出力を７４９３内のNANDゲート（２ピンと３ピン）に接続しているのですが、これはFFの各出力を一旦ひとまとめにしてからNANDの入力に接続しているという解釈でいいですか？ ３．１４進カウンタということは、１４（１１１０）が検出されるとカウンタがリセットされますよね？ ということは、出力QD,QC,QB,QA（Dが最上位）がある場合、QD=QC=QB=１の出力をNANDゲートに接続してクリア端子に入力すればいいのか、１４では無く１３（１１０１）を入力するのかどちらですか？ 私は１４だと思っているのですが友人が１３じゃね？みたいなことを言っていたのでこんがらがってきまして。 なんとも初歩的な質問ばかりで申し訳ないです。
- ベストアンサー
- 科学
- 論理回路
論理回路です。 ・JK-FFで非同期カウンタを構成し動作させたものと、D-FFで非同期アップカウンタを構成し動作させたものとの相違点。 ・JK-FFシフトレジスタを構成し動作させたものと、D-FFでシフトレジスタを構成し動作させたものとの相違点。 を教えてください あと非同期と呼ばれる理由を教えてください
- 締切済み
- その他（学問・教育）
- 論理回路についての質問です。
同期式６進カウンタの回路図を教えて頂けないでしょうか？ 使用するのはＪＫ－ＦＦなのですが、ＦＦのＣＬＲは使用しないよう、よろしくお願いいたします。
- 締切済み
- その他([技術者向] コンピューター)
- フリップフロップ回路の問題
論理回路の問題です （１）D-FFを用いて非同期型、同期4進、5進カウンタの両方を設計の答えよ 参考書を見てもわからないのでどなたか教えてください
- ベストアンサー
- その他（学問・教育）
お礼
有難うございます。