- ベストアンサー
CMOSの特性について
- CMOSの特性について調査しました。
- NMOSとPMOS素子の特性を計測し、グラフを重ねました。
- ロードラインを引き、交点をマークしました。
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
関連するQ&A
- FETのレイルツーレイル出力オペアンプの出力段について
ＦＥＴでレイルツーレイル出力のオペアンプを組みたいのですが、 単純なカレントミラー負荷の差動アンプのあとに、レイルツーレイル出力用の出力段を作ろうと思います。 出力段として、 ・普通のＣＭＯＳインバータ（上側がＰＭＯＳ，下側がＮＭＯＳ）の構成 ・バイポーラの回路でよく見るプッシュプル回路のような、上側にＮＭＯＳ，下側にＰＭＯＳという構成 の２つを考えたのですが、どちらがいいのでしょうか。この２つの違いとか得失とかがあったら教えていただけませんか。 （インバータにすると出力が反転してしまいますが、差動アンプにつなぐ線を逆側にしとけば問題ないですよね。） 高いゲインと、ある程度低い出力インピーダンスがとれれば、入出力特性が多少歪んでいてもかまわないのですが。
- 締切済み
- 物理学
- 低周波数帯域での等価回路について
先日、増幅器回路に関する実験を行いました。 実験の後の考察で、増幅器の周波数特性に関して理論と実測を比較するという部分があるのですが、理論値を求めるに当たっての仮定が分からなくて困っています。 下図のような回路で、 一、VbをViを用いて表す。 二、ibをVbを用いて表す。 三、Vcをicを用いて表す。 四、VoutをVcを用いて表す。 五、ic＝hfe・ieの関係からVoutをVinで表す。 六、A＝Vout/Vin（1/hoe//Rl//R3）を用いて低周波数における電圧の増幅度A＝Alow（＝Vout/Vin）を表す。 という風に値をどんどん求めて最後に素子の値を代入するのですが・・・、一番の時点で、どう表せばいいのか詰まってます。 ヒントでもけっこうですので回答お願いします！ 回路図 http://www.alfoo.org/diary14/yamaduki/ 左からVin、R1//R2、ib、hie、Vb、ic、Vc、1/hoe、Rl、R3、Voutです。（見づらくてすみません
- ベストアンサー
- 物理学
- P型MOSFETの特性（閾値等）について
PMOS-FETの各種特性（Vd－Id、Vg-Id、W-Id、L-Id、W-Vth等）を測定しました。いくつかお聞きしたいことがあるので箇条書きで書くことをご了承ください。 １：ゲート幅を変化させた場合（ゲート長固定）、ゲート幅が増加するにつれて閾値電圧の変化幅が小さくなっていくのですが、なぜゲート幅が広くなるにつれて閾値電圧の変化幅が小さくなっていくのでしょうか？ ２：↑で、ゲート幅が広くなるにつれて閾値電圧の変化幅が小さくなると書きましたが、ゲート幅に関係なく閾値電圧をほぼ一定にする方法はないでしょうか？予想などでも構いません。 ３：ゲート幅が広くなるにつれIdがほぼ比例に増える理由（Wに比例、Lに反比例することはわかっているのですが、その原理がよく分かりません・・・） ４：狭チャネル効果について ５：分かりやすく参考になるHP、論文など 以上です。基本はある程度かじってますが、電子が出てくるものはどうも苦手です・・・いろいろ調べたり論文を読んだりしたのですが、式などが無数にあり、その式の書き方が結構あったりで調べるうちに余計にわけが分からなくなってしまいました。もしこの中でひとつでも分かるものがあれば教えてください。
- ベストアンサー
- 物理学
- FETの特性について
nチャネルMOSFETについて質問させていただきます。ドレイン電流Idとゲート電圧Vgの伝達特性のグラフは、ドレイン電圧Vdが一定の場合、しきい値Vt以降比例しますが、その理由として、(1)ゲート電圧Vgがしきい値Vt以下の場合は、ピンチオフになりドレイン電流Idはほとんど流れない。(2)VgをVt以上にすると、ゲート下の反転層の厚みが増加し、チャネルコンダクタンスgが増加するのでIdがそれに伴い増加する。…と考えたのですがこれで正しいでしょうか？また、(1)ではIdが流れないですが、(2)では流れるのは、(1)では反転層が形成されず空乏層だけであるため、(2)では反転層が形成されるため、といった考え方でよろしいでしょうか・・？誤った部分、不足な部分等ございましたらどうかご指摘願います。
- ベストアンサー
- 物理学
- CMOSインバーターのチャネル長変調による影響
上記タイトルのチャネル長変調によるＣＭＯＳインバーターに対する影響について２点お伺いしたいことがあります。 まず一点目に、チャネル長変調によってIV特性の飽和領域の電流値がチャネル長変調のない場合に比べて若干増えてしまうという現象が起こりますが、これによってDC利得が低下してしまうと授業で習いました。私が思ったのはチャネル長変調によって電流が増える「Ids=1/2(u*Cox*(w/L)(Vgs-Vt)~2)(1+λVds))」のだから利得も増えるのではないかと思うのですがなぜ低下してしまうのでしょうか？ ２点目に、インバータのVin対VoutのＤＣ解析をすると論理しきい値を境にVddからVssへ値が変化しますが、この変化の際、論理しきい値で瞬間的に変わるのではなくある一定の傾きを持ってしまいます。この傾きをもってしまう理由がチャネル長変調のためであると言うことなのですがこの理由がどうしてもわかりません。 どなたか詳しい方、ヒントだけでもよいのでお願いします。
- ベストアンサー
- 物理学
- MOSの「スピード」について
ある閾値とある閾値（ex:0.6Vと0.7V）でのスピードを求めたいのですが、アナライザで計測することが出来ない為、実験結果がId-Vg、Id-Vd、Ib-Vgしかありません。 （N型の）閾値減少で高速化するということは分かっているのですが以上の3特性でスピードを求める方法は無いでしょうか？
- 締切済み
- 物理学
- PCでのグラフの作図法
まず、状況について書かせて頂きます。 現在、実験でシリコンを用いたショットキーダイオードを作成し、その電流-電圧特性を調べているのですが、回路中の抵抗がどれだけ特性に影響を与えるか見積もるため、理論式に基づきPC上でグラフ化しシミュレーションを行おうと考えています。 テキストによると、回路の直列抵抗をRs、並列抵抗をRpとし、端子間の電圧と電流をV、I、またダイオードにかかる電圧、流れる電流をVd、Idとすると、 オームの法則から Vd=V-RsI I=Id+Vd/Rp ショットキー接触の特性の式から Id=Io{exp(qVd/kT)-1} (Ioは逆方向飽和電流、qは電子の電荷、kはボルツマン定数、Tは絶対温度) が導かれます。これらの式から I=Io{exp(q(V-RsI)/kT)-1}+(V-RsI)/Rp とIとVの関係が得られます。 本題の質問なのですが、上の式を実際にPCで図示するにはどのようにすればよろしいでしょうか。上式のままではうまく扱うことができず困っています。さらに何らかの変形を行う必要があるのか、PC上で何か別の手法を用いれば描くことができるのか…。 単に数学の基礎的な問題であるのかもしれませんが、念のため背景についても書かせて頂きました。長々と申し訳ありません。 勉強不足な素人でお恥ずかしいのですが、何かヒントを頂けたらと思います。
- ベストアンサー
- 物理学
- CMOSの特性ばらつき
CMOS半導体の特性ばらつき見積もりのため、ss、sf、tt、fs、ffの5段階でシミュレーションを行うのが一般的かと思われます。さて、実際の製品レベルで見たときコーナー品の発生確率を知りたいと思います。たとえば、CMOS100素子で構成される半導体チップを考えます。 （１）同一チップ内での特性ばらつき 同一チップ内のある素子に着目しそれがssに相当するものであったとすると、すべての素子がssもしくはそれに近い特性であると考えれば良いのでしょうか。それとも、素子によっては全く違う特性（例えば、tt）のものが混在すると考えれば良いのでしょうか。 （２）同一ロット 上記の仮定を同一拡散ロットで考えた場合はどうでしょうか。 （３）発生確率 100素子すべてがss相当品となる発生確率は如何ほどと考えればよろしいでしょうか。
- 締切済み
- 電気・電子工学
- MOS-FETの利得の式にあるrDS
電界効果トランジスタMOS-FET(ｎチャンネル)の電圧利得Aｖを求める式にAv＝gm*rDS*RL/(rDS+RL)というのがあるようなのですが、gmは相互コンダクタンス、RLは負荷抵抗ですが、この式にあるrDSとはなんでしょうか？rDS=(∂VDS/∂ID)*VGSとあるのですが、下の写真のような静特性のグラフから次のように求めればいいのでしょうか？ ・負荷線とVGS＝１Vの交点(動作点)でのrDS この点に接線を引き、接線の傾きを求める。(この点での傾きを求める。) rDS=接線の傾き*VGS(1V) 回答よろしくお願いします。
- ベストアンサー
- 物理学
お礼
とても分かりやすい回答ありがとうございます。答えを出すことができました。 普段NMOSまたはPMOSなどの単体素子ばかりしか用いないため、CMOSなどの素子の勉強がまだまだ足りないと痛感しました。今後しっかり勉強して理解を深めたいと思います。