- ベストアンサー
回路シミュレーションで起こる出力のズレ
回路のシミュレーションを行って気付いた疑問があるのですが、 1つ目の回路はゲートを5つ使用して組みました。 2つ目の回路はゲートを1つ使用して組みました。 ※この2つの回路は真理値表では入力も出力も同じになります。 低周波でのシミュレーションは、1つ目と2つ目の入力も出力も綺麗に一致するのですが、高周波でシミュレーションを行うと出力にだけズレが生じるのですが、これは何によるものですか?
- crazy_gari
- お礼率18% (7/38)
- 物理学
- 回答数3
- ありがとう数1
- みんなの回答 (3)
- 専門家の回答
質問者が選んだベストアンサー
どんなゲート素子も論理回路素子も、入力が変化してから、出力が確定するまでの遅延時間がかかります。論理素子の内部回路の複雑さや素子がTTLかC- C-MOSなどの種類、高速素子と低速素子の回路技術の差異により、遅延時間が異なりますが、数ns(ナノ秒)~100nsの程度あります。LS型TTLやALS型TTLゲートで3~10ns位の遅延があるかと思います。ゲートを5つ接続すれば、この遅延時間が5倍になります。 この遅れ時間は真理値表には現れません。真理値表は入出力が安定してL,H(0と1レベル)が確定したときの入力に対する出力を表にしたものです。 入力のパルスの周期を短く(つまり高い周波数のパルス波形に)して行くと、ゲートの段数により、遅延時間の効果が現れて、入力の変化から出力波形が、遅れて出てきます。通過するゲートの段数が多くなるほど、出力の遅延(遅れ)が段数に比例して大きくなります。 低周波では、入力波形を観測するオシロスコープの時間軸を縮めますので、遅延は殆ど観察できなくなります。高周波になると、時間軸を延ばしますので、遅延時間は観察できるようになって行きます。あまり高周波になるとオシロの性能により、波形がなまってしまいますので、入力するパルス周波数の10倍以上の帯域のオシロを使わないと正確な波形の観測ができなくなリます。 シミュレーションでもゲート素子の遅延時間が設定してあれば同じ減少が観測できます。
その他の回答 (2)
- info22
- ベストアンサー率55% (2225/4034)
#2です。 論理信号では、入力信号が LレベルからHレベルに移行するとき、論理回路がH入力と見なす電圧レベルと、 HレベルからLレベルに移行するとき、論理回路がL入力と見なす電圧レベル が非対称のため(特にTTL)、大体デューティ(パルス占有率)が0.5(HレベルとLレベルの割合が同じ)の矩形波パルスを入力しても高い周波数やなまった波形を入力すると、出力の波形のデューティ(パルス占有率)が0.5でなくなってしまいます。 D-FFの中にもゲート回路がかなり使われていることとFFが複数入っていて、帰還回路が多重に入っていること、クロック入力のエッジでトリガーはかかる時の微妙なゲート回路への微妙な時間ずれも発生する所から、Q、Qバーの立ち上がりと立下りは通常一致しません。低周波動作の場合は目立ちません(見えない)が、高周波動作になると、タイムラグの差が、数ns(ナノ秒)でも目立ちます。 D-FFを使った非同期式カウンターでは時間遅れの為、ヒゲ状のスパイクノイズが出ます(時間軸を拡大したり、高い周波数で動作させるよ目立ちます。)。 FF(フリップ・フロップ)は、内部で多重に帰還がかかっている構造て構成されていて、ゲートの遅延が伝播して累積します。普通のゲートの遅延が5ns前後と少ないですが、FFでは数十ns(30ns~40ns程度)の遅延が発生します。
お礼
分かりました。丁寧な解説感謝します。
- nrb
- ベストアンサー率31% (2227/7020)
実際の回路では動くまでに時間が掛かります その為にゲートに入る時間に差ができる事がありますのでタイムラグによるものです
関連するQ&A
- 論理回路
次の真理値表から作成した論理回路をNANDゲートのみと、NORゲートのみでの 作り方がわかりません。教えてください。 あと論理式の過程もお願いします。 ちなみにゲートは2入力1出力です。
- 締切済み
- その他([技術者向] コンピューター)
- NAND回路だけで作ったディジタル回路の各ゲートの役割
NAND回路だけを組み合わせて、NOT回路、AND回路、OR回路、EXOR回路を作るという実験をして、真理値は正しい値が取れたのですが、そのNAND回路でつくったAND回路とOR回路とEXOR回路で出力した各ゲートの役割がよくわかりません。 各ゲートの真理値を載せておきます。 AND回路 入力 出力 A B ゲート 0 0 1 0 1 1 1 0 0 1 1 0 OR回路 入力 出力 A B ゲート1 ゲート2 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 0 EXOR回路 入力 出力 A B ゲート1 ゲート2 ゲート3 ゲート4 0 0 1 1 1 1 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 自分なりに考えてみたところ、ゲート1と入力AとはNOTの関係になっていることに気付きした。 それと、ゲート2と入力Bにも同じことが言えると思います。 あとはよくわかりません。どなたかご教授ください。 それともう1つ質問があります。 マルチプレクサ回路とデマルチプレクサ回路も同じようにNAND回路で作ったのですが、今度は各ゲートの値がわかりません。マルチプレクサの方は4つゲートがあり、デマルチプレクサの方は5つのゲートがあります。番号は左から1、2、3……と続いています。 分かりにくいかと思いますが、マルチプレクサの回路を書くと、 入力A-------(2)-- |-----| |----(4) 入力B-------(3)-- | | 選択S---(1)--- 非常に分かりにくい図で申し訳ございません。-と|は離れていますが、繋がっていると思ってください。ですが、一番左の上下の【 | 】は、Bとは繋がっていません。 このように、少し分からなくて困ってますのでどなたかよろしくお願いいたします。
- 締切済み
- その他(インターネット・Webサービス)
- サイリスタ整流回路のシミュレーション
サイリスタ1個の回路と2個の回路をそれぞれシミュレーションを行いました。 サイリスタ2個の回路のシミュレーション結果に対して以下の2点について理解できなく、教えていただきたいです。 (1)入力電圧がマイナスの場合は出力電流は0だけど、出力電圧が0にならず約半分ぐらいになるのはなぜですか? (2)遅れ角を設定している間に、出力電圧が出ているのはなぜですか? ご教示宜しくお願いいたします。
- 締切済み
- 科学
- 回路シミュレーションについて
写真のような位相型発振回路のシミュレーションを「circuit maker」で行ったんですが出力が出ませんでした。 初めてソフトを使って使い方が曖昧という点もありますが、回路設計について問題はないでしょうか。 何か問題点があれば教えていただきたいのですがよろしくお願いします。
- ベストアンサー
- 物理学
- ゲートドライブ回路の構成
こんにちは、以下について質問させてください。 ゲートに印加する周波数を低周波(100kHz未満)で設計しようと考えていて、FETをパワフルに動作させるためにプッシュプルでゲートをドライブさせようと考えています。 FETのゲート部分が等価的にコンデンサになっているため、低周波におけるゲートの入力インピーダンスは高いが、 高周波の場合、入力インピーダンスが下がるため、これをパワフルに(高速に)ドライブするには出力インピーダンスの低いエミッタフォロワプッシュプルが良いという情報を得ました。 これに関して低周波の時は入力インピーダンスが高いため、エミッタフォロワプッシュプル回路は向かないと思い、これをエミッタ接地にしようとしたのですがいくら調べても プッシュプルをエミッタ接地で設計した回路を見かけなかったのですが、何かマズイ点えもあるんでしょうか?? エミッタ接地なら出力インピーダンスが高かったはずなのでちょうどいいように思えるのですが…
- ベストアンサー
- 物理学
- 論理回路の問題です。
EXOR回路の真理値表において入力A、Bが同じときだけ出力が“1”になるように、 論理式を作り、その回路を導出せよ。 ↑この回路の問題解ける方よろしくお願いします。
- ベストアンサー
- 大学・短大
- 論理回路 マルチプレクサ 回路設計
以下のような真理値表のマルチプレクサを論理回路で設計することは可能でしょうか?3ビット入力6ビット出力です. カルノー図を使用するのでしょうか? どなたかご教授お願い致します. 入力 出力 A B C DE FG HI 0 0 0 00 00 00 0 0 1 01 01 10 0 1 0 01 10 01 0 1 1 01 10 10 1 0 0 10 01 01 1 0 1 10 01 10 1 1 0 10 10 01 1 1 1 10 10 10 表示がずれてしまって申し訳ないです。
- ベストアンサー
- 物理学
- ディジタル回路
ディジタル回路の課題ですが、解けないのでどなたかご解答をよろしくお願いします( ; ; ) 問題 下の真理値表から論理関数を考える。 (1)主加法標準形、および主乗法標準形を求めよ。 (2)主加法標準形を簡略化し、その論理式を二入力NANDゲートのみで構成せよ。 以下、わかりにくいですが真理値表です。 x y z f 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1
- ベストアンサー
- その他(学問・教育)
- 反転、非反転、減算回路について教えてください
(1)反転増幅回路と非反転増幅回路とを比較すると、入力電圧と 出力電圧の周期波形が、反転増幅ではずれており、非反転増幅 ではほぼ一致している、なぜずれが生じるのか教えてください (2)(1)のずれの名前を教えてください (3)同じ抵抗の組み合わせを使用したにもかかわらず、増幅率は反転回路より非反転回路の方が大きくなるのはなぜですか? (4)減算回路の波形の一部が削られてしまう理由を教えてください
- ベストアンサー
- 物理学
補足
素晴らしい回答ありがとうございます。 あと、DFFの回路で2つの出力信号を見比べると位相が逆転しているだけでなく、パルス幅も異なっているのですがこれも同じ理由ですか?