デジタル時計の論理回路設計方法とタイマー機能の追加方法

このQ&Aのポイント
  • デジタル時計の論理回路は、10進カウンタと2進カウンタを組み合わせて時間、分、秒を表示します。
  • タイマー機能を付ける場合には、一致回路を使用して入出力の関係を設定します。
  • 具体的な構成方法や使用する要素については、詳細な情報が必要ですが、ご参考までに一般的な構想をお伝えします。
回答を見る
  • ベストアンサー

デジタル時計の論理回路

タイマー機能付き12時間表示のデジタル時計を論理回路を用いて設計したいと思うのですが、どのように構成したら良いのか分りません。 現在、私の分かっていることは、12時間表示の場合は、 10進カウンタx6進カウンタ(秒)+10進カウンタx6進カウンタ(分)+10進カウンタx2進カウンタで時間、分、秒を表しています。 タイマー機能を付ける場合には、一致回路を使えば良いのでしょうか? その場合、入出力の関係をどのようにしたら良いのか、またどのように組み合わせればいいのか分らなくなってしまいました。 大まかな構想や何を使えばいいのかだけでも構いません、よろしければ教えて頂けないでしょうか。よろしくお願いいたします。

質問者が選んだベストアンサー

  • ベストアンサー
  • inara
  • ベストアンサー率72% (293/404)
回答No.1

>デジタル時計を論理回路を用いて設計したい マイコンや時計用ICを使わず、論理IC(74シリーズ)だけで構成するという意味でしょうか? (Yes) 今どき論理ICで時計を作ろうとする人がいるとは驚きです。 6進カウンタ(74HC92:2×6進)は入手しにくいので、分と秒については、10進カウンタ(HC390)を用いて、以下のような回路で60進カウンタとする方法が良いと思います。                    11      3    7       13  ┌─- NAND1 ┐   ┌─┐5 6 ┌─┐  ┌─┐│┌┘10    │   │┏┷┷┷┷┓│  │┏┷┷┷┷┓9    ├─→ 次段( 1pin)   4└┨      ┃│12└┨ Qb Qc  ┃    │  1 ─┨HC390  ┃└──┨ HC390 ┃    │     ┗━┯━━┛   15┗━┯━━┛    │       2│           14│         │       └────────┴- NAND2 ─┘                           └─ Reset(L)/Count(H) 74HC390には10進(2×5進)カウンタが2個入っています。1個目の10進カウンタ(上図の左側)を使って秒や分の1の位をカウントさせ、もう1つのカウンタ(右側)で10の位をカウントさせます。右側のカウンタが0、1、2 と増えていって、6 になったところで(60秒または60分に相当)出力の Qb と Qc がともに Hレベルになるので、NAND1の出力が L レベルになります。NAND1の出力が L レベルになれば、 NAND2の出力が H レベルになります(NAND2の入力の一方が H レベルの場合)。すると、2つの10進カウンタのリセット端子(2, 14pin)が H レベルになるので、2つの10進カウンタはリセットされます。このようにすれば上の回路は60進カウンタになります。この回路を「秒」のカウンタとして、これと同じ回路を次段に作って 次段の1pin に入力すれば60分カウンタになります。60分カウンタの後ろに12進カウンタ(これも上と同様の方法で10進カウンタで作れます)をつなげて、秒カウンタの 1pin に 1Hz の矩形波を入れれば12時間表示の時計になります。 ただし、このままでは単なる時計です。ある時間になるとスイッチが入るようなタイマとするには、時間設定用にもう1組このような回路を作り、この出力(設定時間)と時計の出力を比較して、一致すればスイッチが入るようにする必要があります。一致の検出には 74HC688 などのICを使うといいでしょう。 さらに、時計の時刻合わせの回路も必要です。これは最初の時計回路に少々手を加えて、秒や分や時間を所望の値にセットする回路を組み入れます。これにはスイッチと、いくつかのゲートICが必要です。秒単位でしか変えられないようでは使いづらいので、分と秒の設定を切り替えるスイッチも必要です。さらに時刻設定と時計動作の切り替えスイッチも必要になります。 これ以外に 1Hz の矩形波を発生させる回路や、カウンタの出力を数字に変換させる回路も必要です(数字表示は日の字のLEDでしょうか)。 今回は全部を説明しきれないので、鍵となる60進カウンタの動作説明だけにしましたが、もしご希望なら他の部分も順次説明させていただきます(必要なICは手元に揃っていますので動作確認も可能です)。お急ぎでしょうか?当方は、日中は仕事ですのであまり頻繁にお答えできません。 資料 [1] に74HC390のデータシートを添付しますが、この1ページ目にpin配列が書かれていますので、上の回路図のpin番号と対応させてください。一致検出用IC(688)のデータシートも [2] に添付しておきます。これは2つの 8bit の数値が一致したときに L レべルを出力する論理ICです。 [1] 74HC390データシート http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC390AF_TC74HC390AP_ja_datasheet_071001.pdf [2] 74HC688データシート http://www.semicon.toshiba.co.jp/docs/datasheet/ja/LogicIC/TC74HC688AF_TC74HC688AP_ja_datasheet_071001.pdf

platina205
質問者

お礼

遅くなり申し訳ございません。 大変ご丁寧に教えて頂きありがとうございます。 助かりました。感謝いたしておりますm(_ _)m

関連するQ&A

  • 論理回路(論理素子)

    論理素子の入力と出力の間の遅延時間の存在で、動作しなくなる回路があると習ったのですが、それは7セグメントLED表示回路でもありえるのでしょうか? また、それはどのような場合なのでしょうか?

  • 電気の論理回路について

    電験3種の例題で電気の論理式について、 x+(ノットy)=[ノット(x+y)]+xという答えとなっておりました。 注)+とはor回路を示します。 論理回路を書いて、真理値表を作成して計算すればもちろん分かるの ですが時間がかかってしまうもので。。。 以下の2点につきましてご教示頂けると幸いです。  Q1.上記の論理式上で2式がイコールだという展開方法が     あるものでしょうか?  Q2.その他、論理式について何か決まった公式みたいなものは     あるのものでしょうか?

  • 論理回路の問題についての質問です。

    論理回路の問題についての質問です。 入力をx,Dフリップフロップの出力の組を(y1,y2),出力をzとし、以下の論理式で表されるDフリップフロップを2つ用いた順序回路の機能を、DフリップフロップではなくTフリップフロップを2つ用いた順序回路として実現せよ。ただし、Dフリップフロップの時点t+1における出力は、時点tにおける入力Dと一致し、Tフリップフロップの時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和として与えられる。 D1=¬x・y1+x・¬y1 D2=y2・y1+¬y2・¬y1 z=y1・y2 論理式を簡単化すると、 D1=x(xor)y1 D2=¬{x(xor)y1} となるので、Tフリップフロップを用いた場合、計算すると図のような回路になりましたが、この回路で正しいでしょうか? また、基本的なTフリップフロップは、いつも問題の様に時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和となっているのでしょうか? 教科書には立ち上がりで反転する、と書いてありましたが、排他的論理和については触れていませんでした。 よろしくお願いします。

  • 論理回路問題

    デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR  各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします

  • 以下の論理回路をANDゲート、ORゲート、NOTゲ

    以下の論理回路をANDゲート、ORゲート、NOTゲートを用いて設計せよ。 x0,x1,x2,という参入力よz0,z1,z2という3出力の論理回路で 入力が 0,1,2,3のときは、それより大きい値の出力、 4,5,6,7のときは、それより小さい値の出力する論理順序回路を設計せよ。 という問題です。 問題の意味を自分なりに理解して 入 出 0 1 1 2 2 3 3 4 4 3 5 4 6 5 7 6 というふうに「それより大きい」と「それより小さい」をそれぞれ「1大きい」、「1小さい」と定義したのですが、これでいいのでしょうか?

  • 同期カウンタの論理回路について

    D-FFを用いた同期カウンタの論理回路の設計についてなのですが http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.htmlの3.1のような問題を解いています。 そしてここに書かれているのと同じようにD0,D1,D2,D4までは求められたのですが、回路図を描く時にこのホームページの回路図ではDFF0では 入力のDに出力からとったQをnotゲートでわざわざノットQにしていますが、DFF0の回路自体にQの下にノットQを書いておき、そこから直接Dに入れるというのではだめなのでしょうか? 他の順序回路ではノットQを普通に書いていたはずなのですが、同期カウンタではノットQを出力として使っているものがなかったので疑問になりました。 宜しくお願いいたします。

  • 論理回路図の基本的な質問です。

    初めてこちらで質問させていただきます。 論理回路図に関してなのですが、簡単式がAという1文字の場合の論理回路図はどのように書いたらよろしいのでしょうか?? そのままAーX(Xは出力)というふうに棒線でつないだらよろしいのでしょうか?? 調べてもなかなか見つからず困っています。 よろしくお願い致します。

  • 論理代数 論理回路 コンピューターサイエンス

    論理代数に関する次の問題に対する回答を導く式と回答をご教示ください。 ”コンピュータサイエンスで学ぶ論理回路とその設計” 柴山 潔者 P46の演習問題から抜粋 近大科学社刊 A.次の論理関数が自己双対関数かどうか確かめなさい。自己双対関数でない場合には、その双対関数を示しなさい。 (1)XZ(Zの上にーがある)+XY+YZ(YとZの上にーがある) (2)XY(Yの上にーがある)+XZ+YZ(Yの上にーがある) (3)XYZ(Xの上にーがある)+XYZ(XとZの上にーがある)+XY(Yの上にーがある) B.次の論理関数を標準積和形にしなさい。また、これを真理値表、カルノー図、完全2分決定図のそれぞれで表現しなさい。 XYZ(Zのうえにーがある)+XZ(Xの上にーがある)+XY(Yの上にーがある) C.Bで作成した完全2分決定図を既約順序付き2分決定図に簡約しなさい。ただし、変数の出現順序が X→Y→ZとZ→Y→Xの2通りとも示しなさい

  • カウンターを使い回路を作成する問題です

    5->6->2->1と表示して5に戻る回路を作成する.ただし,2入力NANDとDフリップフロップのみを使用することとし,Dフリップフロップは正負両方の出力を使用して良い この回路を,2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する.カウンタはいま何桁目を表示しているのかだけを記憶しており,カウンタ値が00,01,10,11のときはそれぞれ一,十,百,千の桁を表すとする.組み合わせ回路はカウンタ値{C1,C0}を入力とし,それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する.例えば1234場合は,カウンタが00の時は一の桁の4を,01の時は十の桁の3を,という風に組み合わせ回路が出力する. 以下の問に答えよ. 問1 この組み合わせ回路の論理式を示せ. 問2 このカウンタを設計し,図示せよ. 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し,組み合わせ回路の出力をDフリップフロップで保持することにして,全体を完成させて図示せよ. 問4 この回路の最大動作周波数を計算せよ.ただし,Dフリップフロップの遅延時間,セットアップ時間,ホールド時間はそれぞれ10.5ns,3.0ns,1.0nsで,NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns,5.5nsとする. この問題がわかりません。 よろしくお願いします。

  • 論理回路 マルチプレクサ 回路設計

    以下のような真理値表のマルチプレクサを論理回路で設計することは可能でしょうか?3ビット入力6ビット出力です. カルノー図を使用するのでしょうか? どなたかご教授お願い致します.  入力    出力   A B C  DE FG HI  0 0 0  00 00 00 0 0 1  01 01 10 0 1 0  01 10 01 0 1 1  01 10 10 1 0 0  10 01 01 1 0 1  10 01 10 1 1 0  10 10 01 1 1 1  10 10 10 表示がずれてしまって申し訳ないです。