バッファ回路の波形ひずみについて
- JFETを使用したドレイン接地回路において、電源電圧を大きくすると波形の下側（マイナス側）が振り切れる現象が発生します。
- この現象の理由として、飽和電流以上のドレイン電流が流れないため、ソース抵抗にかかる電圧に上限が出ることが考えられます。
- その結果、上側は振り切れず、下側が振り切れるという挙動が起こるのです。
- ベストアンサー
バッファ回路の波形ひずみについて
JFETを使ったドレイン接地回路についてです。 電源電圧を大きくした際に波形の下側（マイナス側）が振り切れるのですが理由はなんでしょうか？ 飽和電流以上ドレイン電流が流れないためであれば、ソース抵抗にかかる電圧に上限が出るため上側が振り切れるような気がするのですが
- tkssssssss
- お礼率0% (0/3)
- 電子部品・基板部品
- 回答数3
- ありがとう数0
- みんなの回答 （3）
- 専門家の回答
質問者が選んだベストアンサー
おっしゃるように、”ソース抵抗にかかる電圧に上限が出るため” だと思います。波形の上側と下側の振れ幅が等しくなるように 設計するのが歪みやダイナミックレンジを広くするための技です。
その他の回答 (2)
- ohkawa3
- ベストアンサー率59% (1340/2258)
回答(2)さんが大変親切に、回路図をご提示頂きました。 ご質問者さんの想定する回路は、この通りで宜しいでしょうか？ JFETといっても、PチャネルとNチャネルがあって、電源電圧を加える極性が異なりますので、プラス側・マイナス側という表現が質問者さんと回答者が同じ認識なのか気にかかります。 また、「振り切れる」という表現は、波形がどのようになることを示しているか、質問者さんと回答者が同じ認識なのか気にかかります。 また、質問者さんは、JFETのゲートに対して、どのように入力信号を加えているか（バイアスをどのように印加しているか）が不明です。入力信号を交流結合として、バイアス電圧を適正化すれば、正負ほぼ同等の電圧でクリップするような回路設計が可能です。 このQ&Aサイトは、質問者さんが図を追加できる仕様になっていませんので、このスレッドを閉めて、新たに図を追加した質問をなさることをお勧めします。
関連するQ&A
- 電源回路の抵抗の波形が・・・
電気を勉強中の者です。 ある電源回路の、AC入力からダイオードブリッジまでの間にある抵抗 の両端の波形を、遊び感覚でオシロで見たのですが ＿∩＿ ＿∩＿ ∪ （汚いですが・・・）上記のように正弦波を所々カットしたような波形が出ました。 なぜこのような波形が出るのか、考えてもわかりませんでした。 このとき抵抗は１Ωがパラで５本ついており、入力はAC20V位でした。 【回路図概略】 AC→――R――DB AC→―――――DB 基本がなっていないのでこのような事がわからないと思うのですが・・・ 友人に聞いたところ、それは電流波形ではないかと言われたのですが、 電流波形と電圧波形の違いも理解できていません。 基本的な考え等、どなたかお時間ありましたら助力願います。
- ベストアンサー
- その他（音響・映像機器）
- 波形に関して
添付画像の波形に関して質問があります。 この波形は、一石のTr回路発振回路(エミッタ接地電流バイアス型)における、入力(ベース電圧)と出力(コレクタ電圧)の波形です。 下が入力電圧。上が出力電圧です。 入力に対して、出力が何倍に増幅されているのかを知りたいのですが、見方がいまいちわかりません。 互のスタート点で、5.12Vと654.2mVを比べれば良いのでしょうか？ そうすると、10倍ほどしか増幅されていないので、この波形がずっと振幅を繰り返しても発振してるとは言えないのでしょうか？ この波形を見るときは発振回路のループを切断しています。 どうか回答のほど宜しくお願いします。
- ベストアンサー
- 電気・電子工学
- オペアンプ通過後の波形のゆがみについて
マイコンからラダー抵抗回路で得た 10kHz の正弦波に、ボルテージフォロアで電流強化したいと思います。 ラダー抵抗回路から出た後の波形はきれいに出ているのですが、オペアンプを通過した後の波形が歪んでしまいます。 実際の波形は画像をご参照ください。 この波形を元の波形のまま崩さないで出力するにはどうすればよいのでしょうか？ どうか知恵をお貸しください。 なお、画像の回路では歪んだ波形はループから取っている事になっていますが、正しくはループの外に設置した 10 Ωの抵抗の後から取った波形です。
- ベストアンサー
- 物理学
- NchMOSFETでソースからドレインに電流を流す
NchMOSFETの場合、ドレインが電源側でソースがグランド側で、 ゲート-ソース間に閾値電圧を印加すると、ドレインからソースに電流が流れると理解しています。 ただ、MOSFETは対称に出来ていて、ドレインとソースは逆にできると知りました。 以下のページにあるように、ソースからドレインに電流を流せるんですよね。 http://www.necel.com/ja/faq/f_fet.html#0301 この場合、ソースが電源側でドレインがグランド側になると思うのですが、 この場合もゲート-ソース間に電圧を印加するのでしょうか？ それとも、ゲート-ドレイン間でしょうか？ ある回路図で、NchMOSFETのドレインが接地されていて、ソースが電源につながっていました。この回路図の説明には、 「このFETを駆動するには、ゲート-ソース間に電源電圧+閾値電圧を印加する必要がある。」と記載されておりましたが、 理解できなくて、質問させていただきました。 この回路図の説明はあっているのでしょうか？
- ベストアンサー
- 物理学
- 出力電圧が電源電圧を大きく下回る理由
トランジスタ回路で、電圧の飽和条件は「電源電圧を超えることが出来ないので、波形がカットされる」 という説明をよく目にしますが、先日の実験では電源電圧よりはるかに小さい値で波形がカットされていました。僕の予想ではコレクタ抵抗とエミッタ抵抗にかかる電圧において、エミッタ抵抗にかかる電圧が電源電圧に達し、コンデンサを隔てることで直流重畳電圧が遮断されることで飽和波形のまま 下にスライドされたというものなのですが・・・どなたかご指摘・訂正お願いします
- 締切済み
- 物理学
- ＦＥＴのカスコード回路
現在２ＳＫ３０Ａを用いたカスコード回路を作製してます。 見にくいですが図載せておきます。 左上が510KΩ、その下が124.3kΩでコンデンサは10μFを使用していて、右上の一つだけ0.1μFを使用してます。 ここで問題なのが、上にあるＦＥＴなんですが、下でソース接地をしていて、上でゲート接地をしています。 そこでゲート接地のR1とR2の抵抗をいくらに設定したら良いのか分かりません。 すごい困っていて、抵抗の求め方分かる方是非教えてほしいです。 ホントに困っているのでよろしくお願いします。 追加です、ドレイン電流は0.32[mA]でした。また、Ｖgs=1.0[V]でソース接地を測定しました。
- 締切済み
- 物理学
- エミッタ接地形増幅回路の出力電圧波形について
学生実験でエミッタ接地形増幅回路を構成し入力電圧を与えたとき 出力電圧波形をオシロスコープで観測しましたが、正弦波でない波形が出てきました。何故そうなったのでしょうか？ お願いします。 バイアスが関係してると思うのですが、詳しくわかりません。 あと、他に考えられる要因はありませんか？
- 締切済み
- 物理学
補足
かなり電圧を上げても下側のみがひずむのはどうしてでしょうか？ 下側だけな理由がわかりません。 レポート課題で考察する必要がありまして