• 締切済み

2入力CMOS NAND回路について

現在、半導体の回路を学んでいるものです。 CMOSの2入力NAND回路についてわからないことがあるので教えて下さい。 2つのNMOSの共通のノード(電源・出力ではないノード)の電位はどのように決まるのでしょうか？ 例えば、2入力ともHレベルの場合はLレベルが出力されますが、その際の NMOSの共通のノードの電位は0になると思っているのですが、逆に、2入力が 両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の ノードの電位はどうなるのでしょうか？ トランジスタには漏れ電流というものがあると教わったのですが、 その電流の影響等によっても変わってくるものなのでしょうか？ 基本的なことかもしれませんが、教えていただけたら非常にありがたいです。

みんなの回答

  • xpopo
  • ベストアンサー率77% (295/379)
回答No.2

今晩は。 ＞2入力が ＞両方ともLレベルの場合には出力はHになりますが、この時のNMOSの共通の ＞ノードの電位はどうなるのでしょうか？ ＞トランジスタには漏れ電流というものがあると教わったのですが、 ＞その電流の影響等によっても変わってくるものなのでしょうか？ 回答＞＞ 　この場合は２つのNMOSはOff状態にあります。したがって上側のNMOSのリーク電流と下側のNMOSのリーク電流（漏れ電流）のバランスで電位は決まってきます。IC内部ではリーク電流の値は素子毎にバラツキがありますので当然その電位にもバラツキがあります。

  • angkor_h
  • ベストアンサー率35% (551/1557)
回答No.1

CMOSと言う事ではなく、NAND回路の基本はご存知ですか? レベルがHとかLとかはたぶん電圧が高い/低いの話しだと思うのですが、 回路に定義されたロジック１又は0のどちらを示すかはそのときの決め事であって、 ロジックレベルとハードレベルは直接関係はありません。 過去に於けるTTLはゼロアクティブで動作していました。 つまり、電圧が低い=ロジック"1"で、論理回路もこれに従っていました。 文頭の「CMOS」と文中の「NMOS」との関係は?　「共通のノードの電位」とは？ 文中にある「ノード」とは、何を指しているのですか? 「(電源・出力ではないノード)」ならば、何を言うのでしょうか。 「これこれをノードと言う」と、明示すべきでしょう。 独自の言葉による独自の解釈に対して、第三者はお答えしようが無いと思いますが…

  1. カテゴリ
  2. 学問・教育
  3. 応用科学（農工医）
  4. 電気・電子工学

関連するQ&A

  • ３入力NAND回路について

    現在、ある回路を解析中なのですが、 ３入力ＮＡＮＤ回路を使った箇所で、ちょっと分からなくなっています。 ＩＣは、「５４１２」を使っています。 ９、１０、１１ピンが入力で、１２ピンが出力です。 ９ピンと１０ピンは同一のラインから入力させています。 通常の状態は、 ９、１０ピンが「Ｈ」レベル、１１ピン「Ｌ」レベルです。 当然、このときの出力は「Ｈ」だと思うのですが、 配線図上では、この場合に「Ｌ」が出力されないとおかしいのです。 配線図の間違いかと思い、実際の回路でレベルを測定してみましたが、 ９、１０ピンが「Ｈ」で１１ピンが「Ｌ」の場合で、 １２ピンからの出力が「Ｌ」となっていました。 また、１１ピンの入力を「Ｈ」にすると出力は「Ｈ」になりました。 ＮＡＮＤ回路を使っているはずなのに、ＡＮＤ回路のようなのです。 ３入力ＮＡＮＤ回路は、結線のしかたによってＡＮＤ回路のように 使うことができるのでしょうか？

  • CMOS回路について

    CMOSトランジスタ回路についての質問なのですが、 いつもNMOSがプルダウン側、PMOSがプルアップ側にきているのはなぜでしょうか？ 別に逆にしたって論理回路は構成できると思うのですが。 どなたかご教授願います。

  • トランジスタの２入力ＡＮＤゲートの回路図

    トランジスタ（ＮＰＮ、ｎＭＯＳ）と、CMOSトランジスタの２入力ＡＮＤゲートの回路図を示していただけませんか？ できれば動作説明もお願いします。 よろしくおねがいします。

  • ディジタル情報回路のMOSについて

    「nMOSトランジスタとpMOSトランジスタのオン抵抗比較:どうして差が生じる？ 　NANDどNORのどちらが高速？」 という課題を出されて手元のテキストやノートでは答えられずにいます。 手元のテキストには、オン抵抗はnMOS,pMOSの面積で決まるといったことが書かれていますが、pMOSとnMOSを比較した書き方はされていません。 また、NANDとNORの速度については、入力信号の違いでの出力インピーダンスの違いを緩和するバッファ回路挿入による遅延は書かれていましたが、 こちらも「どちらが」というような比較はされていません。 詳しい方おられましたら指南をお願いしますm(_ _)m

  • CMOS XOR回路の実現

    pMOS nMOSを組み合わせたCMOSゲートで XOR回路を作成するという課題でつまづいています。 AND,OR,NOTゲート等を組み合わせるのではなく、 単一のCMOSゲートとして構成するというものです。 NANDゲート,NORゲートの組み方などは各所で紹介されているのですが、 XORゲートの組み方がわかりません。 ご教授お願いします。

  • DTL NAND回路の電気的特性

    ディジタル回路でのDTL NAND回路について質問します。 1入力のDTL NAND回路の入力端子に交流電圧(5V)を加え、出力電圧と入力電圧の関係をみる実験をしました そこで入力電圧がlowでもhighでも ない値のときの出力電圧はきっちりhighからlowに落ちず少しカーブしながら落ちていきました なぜこのような現象が起きるのでしょうか DTL NAND回路内の2つのレベルシフトダイオードの特性が影響しているらしいのですが よろしくお願いいたします

  • CMOSトランジスタの入力許容範囲について教えてください。

    CMOSトランジスタの入力許容範囲について教えてください。 CMOSアナログ回路入門という本のP198にある説明で 差動入力回路の入力範囲について説明した文ですが、私自身の考えと 違うと思うので投稿させてもらいました。 図(b)のnチャンネルMOSの下側の入力許容範囲は納得できますが、 上側のVtp-Vtn+Δov3のVDD側からの範囲が疑問があります。 まずVDDからM1の入力ゲートまでの部分は M3トランジスタのVtp+Δov3の分を引く 理由は今回ドレインがM3のゲートとつながっており、ドレイン電位はM3のゲート電位と同電位 になり本来ドレインーソース電圧Δovでよかったのに、そのせいでVtp+Δovとなったからとかんがえております。 そうするとそこからnmosのM1のΔov1を引けば下側のVt+Δov1＋Δov5の入力電位と 等しくなるので 図bの上側の正しい許容範囲はVtp+Δov3-Δov1だとおもいます。 すいません。長々と説明が続いてしまいまして、 なぜ図bの計算式になるのかが知りたいのです。 どなたか詳しくおしえてくださらないでしょうか?よろしくお願いします。

  • CMOSのＩＣを使って電流吸い込みでＬＥＤを点灯することは可能でしょう

    CMOSのＩＣを使って電流吸い込みでＬＥＤを点灯することは可能でしょうか？ 例えば74HC14を使った場合なら 入力　　出力　LED Ｈ　→　Ｌ　　点灯 Ｌ　→　Ｈ　　消灯 トランジスタのようなＬＥＤ制御は可能でしょうか。

  • トランジスタの出力をロジック回路へ入力したい

    みなさまこんばんわです。よろしくお願い申し上げます。 さて、現在私は、VDD＝+5VのCMOSロジック回路を設計しています。 で、その論理の条件の入力として、別の回路からの出力を利用したいのです。GNDが共通なので、そのまま入力できそうなのですが、その出力はH＝+3V、L＝0Vなんです。 入力先は4001UBですが、まあスレッショルド電圧的に、+3VもあればHだと認識してくれたんですけど、ちょっと気持ち悪いので（閾値付近で発振したら大変なことになるし、これ以上ICを追加できないので、シュミットトリガ付きのゲートも使えない）、トランジスタによるスイッチングでレベルを合わせようと思ったのです。で、考えたのが、添付画像の図1です。 ゲートが余ってないので、インバーターも追加できないため、正負が逆転してもらったら困るんです。本来は、エミッタを接地し、コレクタ→VDD間にRを入れるんですけど、それだと、Rがプルアップ抵抗になり、正負逆転してしまうので、これを避けた結果です。 ところが、これだと、出力は、Hレベルでも1.8Vくらいしかなく、NOR入力は、Hと判断してくれません。 そこで考えたのが図2。PNPを使ってみましたが、やはりこれも、正論理にするためにイレギュラーな感じになってます。これもHレベルの電圧は、2.8Vくらいしかなく、じゃあそのまま入力しろよ！ってな感じになってしまいました。。。 ゲートが余ってないので負論理にできない、ICを追加する基板スペースがない、Inputに並列にもう１個トランジスタを追加してLEDをドライブする必要がある、Inputの+3Vはあまり電流を流せないなどの条件があり、このようになってますが、どうも納得がいきません。。。原理的には、図1だと、ベースに電圧がかかると、コレクタからエミッタに電流が流れるので、スイッチングとしてNPNを使う場合、VDDとエミッタの間に抵抗値はなくなってVDDと同じ値になるはずとか思ってたんですけど。。。。 同じ回路で、フォトカプラを使う場面も出てきます。ここも全く同じ正論理の動作を求められるので、ここで解決をしておきたいんです。何とかシュミットトリガなしのゲートに安定してHレベルを入力できるくらいにまでレベルをVDDに合わせたいんです。 どうすればいいでしょうか。ご教授いただければ幸いです。よろしくお願い申し上げます。

  • ＮＡＮＤ回路だけで作ったディジタル回路の各ゲートの役割

    ＮＡＮＤ回路だけを組み合わせて、ＮＯＴ回路、ＡＮＤ回路、ＯＲ回路、ＥＸＯＲ回路を作るという実験をして、真理値は正しい値が取れたのですが、そのＮＡＮＤ回路でつくったＡＮＤ回路とＯＲ回路とＥＸＯＲ回路で出力した各ゲートの役割がよくわかりません。 各ゲートの真理値を載せておきます。 ＡＮＤ回路 入力　　　出力 Ａ　Ｂ　　ゲート ０　０　　　１ ０　１　　　１　 １　０　　　０ １　１　　　０　 ＯＲ回路 入力　　　出力 Ａ　Ｂ　　ゲート１　ゲート２ ０　０　　　１　　　　１ ０　１　　　１　　　　０ １　０　　　０　　　　１ １　１　　　０　　　　０ ＥＸＯＲ回路 入力　　　出力 Ａ　Ｂ　　ゲート１　ゲート２　ゲート３　ゲート４ ０　０　　　１　　　　１　　　　１　　　　１　 ０　１　　　１　　　　０　　　　０　　　　１ １　０　　　０　　　　１　　　　１　　　　０ １　１　　　０　　　　０　　　　１　　　　１ 自分なりに考えてみたところ、ゲート１と入力ＡとはＮＯＴの関係になっていることに気付きした。 それと、ゲート２と入力Ｂにも同じことが言えると思います。 あとはよくわかりません。どなたかご教授ください。 それともう１つ質問があります。 マルチプレクサ回路とデマルチプレクサ回路も同じようにＮＡＮＤ回路で作ったのですが、今度は各ゲートの値がわかりません。マルチプレクサの方は４つゲートがあり、デマルチプレクサの方は５つのゲートがあります。番号は左から１、２、３……と続いています。 分かりにくいかと思いますが、マルチプレクサの回路を書くと、 入力Ａ-------(2)-- 　　|-----| |----(4) 入力Ｂ-------(3)-- 　　| | 選択Ｓ---(1)--- 非常に分かりにくい図で申し訳ございません。-と|は離れていますが、繋がっていると思ってください。ですが、一番左の上下の【 | 】は、Ｂとは繋がっていません。 このように、少し分からなくて困ってますのでどなたかよろしくお願いいたします。

注目のQ&A

カテゴリ

専門家に質問してみよう

職業から探して質問する

あなたにピッタリな商品が見つかる！ OKWAVEセレクト

質問する