パルストランスにツェナーダイオードとダイオード

質問

本で見たんですが、
パルストランスでＦＥＴのドライブ回路（デューティー比５０％）を組んでいる回路で、
パルストランスの一次側にダイオードとツェナーダイオードのカソードをつなぎ合わせたものが並列にはさまれていました。
この二つのダイオードはどういった働きをしているのでしょうか？
お願いします。

回答No.3

xpopo · ベストアンサー

こんにちは、

　パルストランスをFETでデューティー５０％でドライブする時、FETがONになると
負荷のインダクタンスに充電電流が流れ始めます。Lに流れる充電電流は一定の
割合でFETがOFFになる瞬間まで上昇します。

　次にFETがOFFになるとLにはFETがOFFになる直前の電流を維持するように電圧が発生
してしまいますので、Lに並列にダイオードとツエナーの直列回路を挿入します。
このとき、ツェナーのカソードとダイオードのカソードを結び、ダイオードの
アノードはFETのドレインへ接続し、ツェナーダイオードのアノードは電源側へ
接続します。

　もし、ダイオードだけをLに並列に接続した場合はFETがOffの期間に充電電流を
ゼロまで放電できなくなってしまいます。Lの放電電流はILはFETがOFFになっている時間を
Toff、FETがOFFの時にLに加わる電圧をVL、放電開始時の電流値の初期値をI0とすると

　IL＝I0　－　VL*Toff／L　　（１）

で表されます。ダイオード１つだけLに並列に接続されている場合、VLはダイオード
の順方向降下電圧VFになります。VFはシリコンダイオードの場合、約０．７Vと低い
値です。
　パルストランス動作の場合はLのON-OFFが繰り返し起きますので、次にFETがONする
までに完全にLの放電電流をゼロにしておかなければなりません。FETがOFFからONに
切り替わった時に放電電流がゼロでないある値になっているとFETがONの期間に行われる
充電電流が加算されてゆきます。結果、Lの電流はどんどん増加していってしまい
ます。しまいにはダイオードかLが破壊してしまいます。

　FETがOFFになってから次のONまでに確実にLの電流をゼロまで放電するためにツェナー
ダイオードをダイオードにシリーズに接続します。これにより、Lの放電時のLに加わる電圧
VL（ダイオードのVF＋ツェナー電圧）を大きくできますので式（１）の第２項の値を大きく
できますので、放電時間を短縮して次のFETのONまでに放電電流を完全にゼロにすることが
可能になります。

お礼

実際の動作時の流れまで踏まえて説明していただきありがとうございます。
ダイオードとツェナーダイオードの具体的な役割がわかり、とても参考になりました。
重ねてありがとうございます。

回答No.2

KEN_2

通常パルストランスのパルスエッジで逆起電力が発生します。
この電圧は電源電圧の数倍の波高値に達し、FETのドライブ回路や二次側に余分なノイズ波形を発生させます。
ツェナーダイオードはツェナー電圧で波形をクランプさせますが、逆電圧に対してはダイオード動作となるので、ダイオードを逆接続してツェナーダイオードが接続されていない状態にしているのです。
つまり、ツェナーダイオードのカソード側の電圧はクランプして、アノード側は何もしないことにより、パルスエッジで逆起電力が発生を防止しているのです。

お礼

わざわざダイオードを向かい合わせにして接続していたのに何の意味があるのかわからなかったんですが、ダイオードも入れることによってツェナーダイオードを入れるだけの回路よりも特性が改善されるのですね。
詳しい説明ありがとうございました。大変参考になりました。

回答No.1

sailor

パルストランスでFETをドライブですか？FETでパルストランスをドライブではなく？今一回路がつかめないんですが、たぶんスナバ回路でしょう。スイッチング時にトランスが発生するサージパルスを吸収させる目的です。これがないと、矩形波の肩の部分に大きなスパイクが出ます。

お礼

トランスと名がついているのでなんとなくにはサージ対策なのかな、と思ってたんですがやっぱりサージ対策だったのですね。
ありがとうございました。