コンパレータの正帰還抵抗とは？問題と解決法のご紹介
- コンパレータの正帰還抵抗とは、切り替わりのタイミングで出力にノイズが発生することを解消する役割を持つ抵抗です。
- ON→OFF・OFF→ONする入力閾値の差を50mVに設定することは非現実的ではなく、正帰還抵抗の調整によってノイズを抑えることができます。
- コンパレータのデータシートには閾値の差に関する情報が記載されており、限界値を参考にすることができます。データシートのURLから詳細を確認してください。
- ベストアンサー
コンパレータの正帰還抵抗について
反転型コンパレータについて質問します。 【回路内容】 コンパレータにて、+側を基準にして、変動する信号を-側に入力します。 出力がON→OFF・OFF→ONする入力閾値を同電圧にすると、切り替わりのタイミングで出力にノイズが発生するために正帰還抵抗(フィードバック)を入れています。 【問題内容】 現在、色々正帰還抵抗や周辺の抵抗の定数を変更して試していますが、切り替わりのタイミングで出力にノイズが発生します。 【質問】 ON→OFF・OFF→ONする入力閾値の差は50mVを狙って定数設定していますが、非現実的でしょうか? また、コンパレータのデータシートでは閾値の差について限界を読み取ることができる記載あるでしょうか? 使用しているコンパレータのデータシートは以下URLより参照ください。 https://www.tij.co.jp/product/jp/TL331 よろしくお願いします。
- 035tt060
- お礼率51% (34/66)
- 電子部品・基板部品
- 回答数3
- ありがとう数4
- みんなの回答 （3）
- 専門家の回答
質問者が選んだベストアンサー
TL331の Input offset voltage のスペックは 最大でも9ｍV (25℃であれば、TYP 2mV MAX 5mV) ですので、非現実的なラインではないと思いますが OPアンプではないので帰還量が一定にならず閾値を一定にするのは難しいかも。 8.2.3 Application Curves からも、5mVオーバードライブの動作は可能だと思われますので50mV程度のヒステリシス動作は可能ではないかと思います。
その他の回答 (2)
- lumiheart
- ベストアンサー率48% (1103/2297)
定石的にヒステリシスコンパレータ https://cc.cqpub.co.jp/system/contents/2471/ https://cc.cqpub.co.jp/system/contents/1533/ http://rohmfs.rohm.com/jp/products/databook/applinote/ic/amp_linear/comparator/gpl_cmp_hysteresis-j.pdf ＞入力閾値の差は50mVを狙って定数設定していますが、非現実的でしょうか? 入力フルスパン±１５Ｖのウチの５０ｍＶ？ それとも 入力フルスパン±１Ｖのウチの５０ｍＶ？ まぁ実用的には入力フルスパンの２～３割くらいでは？ １割以下の狭ヒスは辛い １０回転トリマならともかくとして https://www.marutsu.co.jp/GoodsListNavi.jsp?path=160017 １回転トリマで５０ｍＶは勘弁してねのレベルでは？ それともデジタルポテンショなの？ https://www.maximintegrated.com/jp/products/analog/data-converters/digital-potentiometers.html
お礼
参考資料、ありがとうございます。
- kuro804
- ベストアンサー率29% (523/1762)
こんにちは その１ コンパレーターの入力信号の振幅は零ボルト以上で無ければならないと思います。 （少なくともー０．３V以上でなければならないと思います。）、またプラス側の入力範囲も過大すぎると問題です。つまり入力の電圧範囲は適正か？ その２ コンパレーターの電源は充分安定でしょうか？。電源が出力の変化でノイズが乗るようでは安定な動作は期待出来ません。デカップリング用に大きめのコンデンサーが電源とアース間に入っているでしょうか？ その３ 基準電圧は充分に安定でしょうか。ノイズ対策としてデカップリング用にコンデンサーなどが挿入されていますか？ 以上、思いついた点を上げてみました。参考になれば幸いです。
お礼
確認の要点を提示頂き、ありがとうございまう。 一応、ご提示部分に問題はありませんでした。
関連するQ&A
- コンパレータICのヒステリシスについて
いつも参考にさせて頂いております。 コンパレータICについて質問します。 閾値付近の信号をマイナス側へ入力した場合、出力が不安定にならない様に正帰還抵抗を外付けするものと考えいます。 上司に「コンパレータにはそもそも、正帰還抵抗は必要ない。内部にヒステリシスがあるはず」 とのコメントをもらいました。 そこで、以下に質問します。 コンパレータICには内部にヒステリシスあるのが普通なのでしょうか? また、内部ヒステリシスがあるコンパレータICとないICを見分ける方法を皆さんはどの様にしていますか?
- ベストアンサー
- 電子部品・基板部品
- コンパレータのマルチプルトリガの防止法について
定本「OPアンプ回路の設計」を読んでいます。 入力信号をCR回路で微分してからコンパレータに入力する とマルチプルトリガを抑えられる理由がよくわかりません。 「入力信号が（例えば）Low→Highの変わり目で、微分後の波形が尖ること」 が理由のように書かれていますが、 その尖った波形がいったんコンパレータの閾値を超えても、 時定数が短ければすぐ微分後の波形は下がってきて、閾値を下回り、 正常動作しないように思います。
- ベストアンサー
- 物理学
- コンパレータにFETを接続したら...
よろしくお願いします。 正帰還抵抗を入れたコンパレータ(オープンコレクタ型)に ソース接地をしたFET(Nチャン)を接続したら、ヒステリシス幅が変化しました。 変化の度合いは以下です。 FET未接続状態...ヒステリシス幅(コンパレータへの+入力 -入力の差)=20mV FET接続状態.....ヒステリシス幅(コンパレータへの+入力 -入力の差)=400mV ちなみに、FETへはゲート-ソース間に10kΩの抵抗を入れています。 この様なこと起きて当た前なものでしょうか? ご意見、お願いします。
- 締切済み
- 電子部品・基板部品
- ウィンドウコンパレータの発振について
電源電圧：12V VrefH：4.0V VrefL：2.6V センサーからの信号をOPアンプで増幅し、その信号をウィンドウコンパレータで比較させているのですが、 VrefL付近±120mVくらいの信号が入ると、ウィンドウコンパレータからのVoutが発振してしまいます。 発振防止用にVrefH側のコンパレータに正帰還（100kΩ）をかけています。VrefL付近の電圧時のみ発振してしまいます。発振を無くす方法を教えてください。 ちなみに、ひとつ疑問ですが正帰還をかけると ウィンドウコンパレータからの出力がHの時とLの時で VrefH値、VrefL値が変わってしまうのですが、それで良いのでしょうか？
- 締切済み
- ハードウェア・サーバー
- ＯＰアンプの負帰還側の抵抗
タイトルがちょっと変なのですが、ボルテージフォロワのように、出力を何の抵抗も介さずに負帰還させたオペアンプの負極入力に、抵抗器（１ｋΩ）が接続されており、その他端がどこにも接続されていない状態というのは、オペアンプに悪影響を及ぼさないものでしょうか。そこがアンテナになってノイズを拾ってしまうというような。 実は、ちょっとノイズに弱そうな挙動をする回路がありまして、その原因をいろいろ探っているのですが、本件のような事実が見つかりました。 もともとこの回路はドリブンシールドを行っていたのですが、組立上困難なため、ドリブンシールドをやめました。そのさい、不要になった抵抗を削除するのを忘れたようです。
- ベストアンサー
- 物理学
- コンパレータの出力がぶれる？
LM358片方でヒステリシスコンパレータを作り、LM35の温度センサーの出力を もう片方のOpampでバッファーを通してリレーを動かし、小型ファンの on-offをさせています。 しかし、センサーの出力値がダラダラと通過していくので、コンパレーターのvrefのレベルを通過する際、リレーがバタバタ動いてしまいます。 ヒステリシスコンパレータにしていますので、バタバタが動きっぱなしでは 有りません。 でも何とか、vrefのレベルを通過する際のリレーのバタバタの動きを止めたいのですが、良い方法がありますでしょうか。
- ベストアンサー
- 電気・電子工学
- コンパレータについて
ど素人なのですが、電子回路に挑戦しようとおもい、素人なりに色々実験しています。センサーからの信号を、ＰＩＣマイコンに取り込もうと思いコンパレータ回路の実験を行っています。マイコンに接続する前にコンパレータ回路が動作しているのか確かめようとしていますがＶＯＵＴから出力される電圧は、テスターで測れるものなのでしょうか？参考書の回路をブレッドボードを使用して実験していますが、Ｖｒｅｆ以上の電圧をかけてもＶｏｕｔの電圧が変化しません。根本的に間違っているような気がします。ここで回路図を表現するのは難しいですが、言葉で書いて見ます。 ＩＣ：ナショナルセミコンダクターＬＭ３９３ 電源一つ：５Ｖ 電源(+)→IC V+ 電源(-)→IC GND 電源(+)→抵抗(10K)→Vin →抵抗(3K)→電源(-) ↑ 電源(+)→抵抗(12K)→抵抗(10K)→Vref ↓ ←抵抗(1M)←← ↓ Vout→→ここの電圧をテスターで測定しています。 ↑ ←抵抗(3K)←電源(+) 参考書によるとVrefが1Vになるので1Vを境にVoutの電圧がへんかするように書いてありますが、Vinに電源をON,OFFしてもVoutの電圧はかわりません。 ど素人なので、説明もわかりにくいと思いますが、よろしくお願いします。
- ベストアンサー
- その他（学問・教育）
- 電圧監視のコンパレータ回路について
DCソレノイドをトランジスタでＯＮ／ＯＦＦさせている制御基板があり、この基板が正常に動作しているかを検査する為、ソレノイドをＯＮさせている時とＯＦＦさせている時のコレクタ電圧を測定する回路を考えています。 ソレノイド停止状態のときはほぼ３２Ｖ、動作状態の時はほぼ０Ｖであることをコンパレータで判断しようとしています。 コンパレータは２４Ｖの単一電源動作させているため、３２Ｖは分圧する必要があるのですが、図のようにソレノイドの抵抗値と同じ乗数で1/2にして判定しようといます。 ここで図のように抵抗を挿入すると、ソレノイド動作時(トランジスタＯＮ時)でも多少なりとも抵抗側にも電流が流れ、電圧が生じてしまうことはあるのでしょうか？ そもそもこのやりかたは間違っているでしょうか？ コンパレータで判断するというやり方は変えずに、修正等あれば御指摘いただけると助かります。 説明不足等あるかと思いますが、お許しください。
- ベストアンサー
- 物理学
- ヒステリシスコンパレータのしきい値について教えてください。
ヒステリシスコンパレータのしきい値について教えてください。 一般的なヒステリシスコンパレータ回路なのですが、入力から＋端子の間にある抵抗がR1、出力から＋端子にフィードバックする間にある抵抗がR2とします。 また、しきい値をThH、ThL（ThH>ThL）、出力電圧をVhigh、Vlow（Vhigh>Vlow）とすると、 ThH=-(R1/R2)Vlow ThL=-(R1/R2)Vhigh となる理由を教えていただけないでしょうか。ネットで１日中調べたのですがどうしてもわかりません。 よろしくお願いします。
- ベストアンサー
- 物理学
お礼
Input offset voltageが参考になるわけですね。 ありがとうございました。