- ベストアンサー
電源について
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
やっと本題の問題現象が提示されましたね。 スロークロックの問題発生現象です。 >バッファIC(3ステートタイプ)に印加しているのですが、入力信号が入っていないにも関わらず出力信号が出ます。 ニ現象のオシロスコープで波形観測すれば、スレッシュホールドレベル(TH）の［3.5V］付近で出力信号がバタつきます。 原因は立ち上がり傾斜の緩い波形を入力すると、TH付近の入力信号でオン・オフするのです。 （波形の小さな凸凹がオン・オフの変化として動作するのです。） 対策は、シュミットタイプのICで受けて信号を波形整形してやると改善されます。 入力にCR（10mS程度）のノイズ除去を挿入しても効果が得られます。 ＊同じ質問の連投は禁止ですので、解決したら先の質問は締め切ってください。
関連するQ&A
- 遅延について
バッファIC(3ステート)のゲート信号を遅延させようと考えています。遅延回路については机上で考えている段階です。実際の遅延時間(ICが動作し始めてからゲート信号がONするまでの時間)を算出したいと考えています。以下に条件について記述します。電源(5[V])からCRローパスフィルタを入れてゲート端子の信号を遅延させることを考えています。CRローパスフィルタによる遅延時間は70[ms](計算値)とします。添付図に電源端子の実際の立ち上がり状態を示しています(電源端子には遅延回路は入れていません。200[MHz]のオシロスコープで測定しました。)。5[V]に至るまでに12[ms]程かかっています。バッファICの動作電源電圧は2～5.5[V], 信号端子のスレッショルド電圧は3.5[V]となっています。電源の立ち上がり時間については実測値で遅延時間については想定値となりますが、実際の遅延時間は12[ms]＋70[ms]の82[ms]となるのでしょうか?それとも電源が2[V]に至るまでの時間の5[ms]＋70[ms]の75[ms]となるのでしょうか?そもそも電源の立ち上がり時間と遅延回路による遅延時間(計算値)の単純な足し合わせで算出することができないものなのでしょうか?以上、ご回答よろしくお願いします。
- ベストアンサー
- 物理学
- スイッチング電源の作製
非絶縁式のプッシュプル形のスイッチング電源を作製しようと思っています。 出力電圧３Ｖ 定格１Ａです。 入力電圧２４Ｖ コントロールＩＣとしてＮＥＣ製の４９４を使用しますが、何か良い資料・参考になる回路図がありましたらお教えください。 よろしくお願いします。
- ベストアンサー
- 電子部品・基板部品
- スイッチング電源の修理について
友達よりプリンターの電源が入らいないとの相談を受け確認したところ、スイッチング電源からの出力がありませんでした。 このスイッチング電源の回路図または制御ICの規格についてご存知の方情報をお願いします。 製品 EPSON PX-404A 内蔵SW電源 MODEL １A541W 出力４２V ０．５A 製造 三星インドネシア
- 締切済み
- その他(PCパーツ・周辺機器)
- バッファＩＣの選定
わけあって5V電源マイコンから、3.3V駆動のいくつかのICにシリアル信号とPWM信号を与えることを考えています。ICは、あくまで3.3V電源駆動なので、マイコンとIC間に電圧をレベル変換するバッファをいれたいです。どのようなバッファが適しているのかアプローチの仕方またお勧めの汎用バッファICを教えていただきたいです。 できれば、8chくらいあると助かります。 補足情報ですが、PWM周波数は50kHz程度を想定しています。 他アプローチに必要な情報があればご教授願います。 余力があればで結構ですが、バッファには、バスバッファなどあり求めるバッファとの違いがわからず困っています。あと、バッファの種類と部品番号の関係あるらしいですがわかってません。調べると反転されたバッファばかりがでてきて、非反転のものがわかりません。部品番号がわかればたどり着けるのかなと推測しています。 ICやマイコンなど勉強し始めのためいたらない点があるため噛み砕いて教えて頂けると助かります。
- ベストアンサー
- 物理学
- スイッチング電源の耐電圧試験は
スイッチング電源に耐電圧試験を行う事はできるのでしょうか？ 耐電圧試験はトランスに対してのみ行うと思うのですがそうするとトランスだけをはずして行わないと他のコンデンサやその他部品が破損してしまいますよね。（スイッチング電源の入力側：ＡＣ100Ｖに印加すると） そうだとするとスイッチング電源のみで動作する機器は耐電圧試験は無理でしょうか？（メーカーで耐電圧の保障はあるようですけど。） ちなみにものはコーセルのＲ25シリーズです。
- ベストアンサー
- 科学
- DC0.5V -> DC2Vを作りたいのです
以下のようなものを作りたいと考えているのですが、八方塞で困ってしまいました、何卒ご助力お願いします。 ＜仕様＞ 入力電圧 MAX0.5V(0.5Vは安定して出ます) 入力電流 数mA以上確保可能 出力電圧 2V 出力電流 1mA以上(大きすぎたら並列抵抗で処理します) 欲しいものはつまりちっさな昇圧DC-DCコンバータです。 実際にはこの後で負電圧ICをくっつけて-2Vにしたいと思っています（用途は他の素子の逆バイアスに用います）。 自分でもスイッチング電源として設計してみようと色々やってみたのですが、特にスイッチングする部分で困ってしまって……。 スイッチングにはトランジスタまたはMOSFETを使用するつもりなのですが、トランジスタのしきい値は0.6V程度なので、普通のトランジスタを動作させる事ができません。 他サイト様にて「Geのトランジスタを使えば」や「存在してるのかは不明ですが、しきい値0.3Vショットキタイプ」などのアドバイスを受け、探してみたのですが、どうにも見つからず困ってしまいました。 帰還をかける部分のアンプもトランジスタを使ってと考えますが、やはり同様にしきい値が0.5V以下じゃないとダメっぽいです。 スイッチング信号を作る発振回路にはロジックICを使おうと思ってます。これは規定外だけど何とか動くのかな……？ アドバイス頂ければ幸いです、よろしくお願いいたします。
- ベストアンサー
- その他（学問・教育）
- 小さい電源を教えてください
１チップＣＰＵを利用して、大きさ30mm×50mmの基板を設計しています。 １チップＣＰＵなどのロジック用電源として、DC5V(100mA）必要です。 供給電源DC24Vから、DC5V（100mA）の電源をこの基板上で作る良い方法を教えてください。 電源部は8mm×16mm位の大きさに収める必要があります。 発熱は極力おさえたいので、損失の少ない「１チップのＤＣ－ＤＣコンバータＩＣ」のようなものがあればよいのですが。
- ベストアンサー
- その他(PCパーツ・周辺機器)
- 遅延回路について
遅延回路についてです。電源(5[V])投入投入直後にバッファIC(3ステート)に不定な出力が発生している(入力信号が入っていないため出力が発生してはならない)ため、バッファICのゲート信号に遅延回路を入れようと考えます。遅延回路はCRローパスフィルタで考えており、遅延時間の公式はT=-IN(0.3)×C×Rとなります。70[ms]遅延させることを考えますが、C=1[μs],R=100[kΩ]でも, C=10[μs],R=10[kΩ]でも, C=0.1[μs],1[MΩ]でもCRの積が同じになれば特に気にする必要はないのでしょうか?乗数選定にあたり注意すべきことがありましたらご教示願います。
- ベストアンサー
- 物理学
- フラッシュメモリ電源OFF時のＩＯピンについて
1.8Vのフラッシュメモリについて教えてください。 電源OFF時(Vcc=0V)、I/O端子に信号を入力した場合、ＩＣは壊れてしまうのでしょうか。 Vccピンにつないでいた配線がきれてしまっていて電源が供給できていなかったのですが、それに気づかずにフラッシュメモリにデータを書き込むためにI/Oピンには何度か電圧を印加してしまいました。 当然、フラッシュメモリには何も書き込みできていなかったのですが、このフラッシュメモリはなんらかのダメージを受けているのでしょうか。 漠然とした質問になってしまいましたが、気になってしょうがないです。 よろしくお願いします。
- ベストアンサー
- 物理学
- 単電源から正負電源を作る
センタータップ切りのトランスから正負電源を作るのが常道であると認識した上で、あえて単電源（スイッチング電源）から正負電源を作る方法を質問させてください。 単電源（単電源 ex)+32V スイッチング電源) から正負電源を作ろうと下記のような回路を試作してみました。 +32－|－－7812－|－－ +12V (仮GNDから見て) Ｒ ｜ Ｄ 仮GND－|－－|－－ 仮GND Ｒ ｜ Ｄ GND－|－－7912－|－－ -12V (仮GNDから見て) Ｒは１ｋΩ、Ｄは整流ダイオード10E1です。 実測してみますと、二つの抵抗Ｒで分圧されている 入力電圧は、 仮GNDから見て 正側が11.62V、負側が-19.3V 出力電圧は、 仮GNDから見て 正側が10.35V、負側が-12.13V となりました。 期待に反して、7812は入力電圧が不十分のためレギュレーションできていませんでした。もっと高い電圧のスイッチング電源を使えば正負電源が成立すると予想はしますが、入力電圧がこのように偏って分圧されてしまう現象が不可思議ですし、また7912側のドロップ分が過大のためこのような回路はよろしくないと認識しています。 また、正電源、負電源に各々1kΩを負荷してみましたが状況に変化はありませんでした。 ここで質問です。 Ｑ１. 入力電圧の抵抗による電圧の分圧がここまで偏ってしまうのはなぜなのでしょうか。7812、7912各々の負荷状況の違いで多少仮GNDがどちらかに寄ってしまうのは予想できるのですがここまで偏るものなのでしょうか。 Ｑ２． 単電源（スイッチング電源）から正負電源（GNDは上図のような仮GNDのような別電位でも構わない）を作る良きアイデア・実現例をご紹介いただければ幸いです。 絶縁型のDCDCや負電源用のスイッチングICの使用は考えていません。 以上宜しくお願いいたします。
- ベストアンサー
- その他（趣味・娯楽・エンターテイメント）
お礼
ご回答ありがとうございます。