- 締切済み
ヒステリシスについて
電気回路で電球のつき方、消え方などに影響を及ぼすヒステリシスの生じる原因を教えて下さい。また、ヒステリシスを防止できる回路を付加すれば、ヒステリシスを防止出来る理由を教えて下さい。
- みんなの回答 (3)
- 専門家の回答
みんなの回答
- Denkigishi
- ベストアンサー率47% (269/562)
- Denkigishi
- ベストアンサー率47% (269/562)
関連するQ&A
- ヒステリシスについて
電気回路で電球のつき方、消え方などに影響を及ぼすヒステリシスの生じる原因を教えて下さい。回路はトライアックを用いりGate側を1番とすると、Gateにトリガーダイオード(V413)をつなぎ、2番に抵抗(2.2k)と可変抵抗を直列でつなぎ、3番に積分コンデンサ(0.1u)をつなぎ、それらを並列回路でむすんで100Vの交流電圧を扱います。また、ヒステリシスが生じる回路に、どんな理論から、どのような変化を与えれば、ヒステリシスを防止できるのか教えて下さい。
- 締切済み
- 物理学
- ヒステリシス 3msについて
ある入力回路の仕様書の中に 『入力フィルタ ヒステリシス 3ms 以下のパルスを除去』 という記述があるのですが、この記述の中の 『ヒステリシス 3ms・・・』 とは、どういう意味でしょうか。 ご存知の方、いらっしゃいましたら、 ご教授の程、どうぞ宜しく御願い致します。
- ベストアンサー
- 科学
- コンパレータ回路およびヒステリシスコンパレータ
コンパレータ回路(OPアンプを使用した)とは簡単な言葉で説明するとどのような回路なのでしょうか? あと、ヒステリシスコンパレータとコンパレータ回路の違い、ヒステリシスコンパレータの必要性および動作の特徴を詳しく教えてください。
- ベストアンサー
- 物理学
- ヒステリシス効果の表れる原因
ヒステリシス効果について勉強しています。 ヒステリシス効果の現れる原因についていろいろ調べると、「ループ利得が1より大きいから。またループ利得が1より大きいほどヒステリシス効果の値は大きい」とありました。 しかしよく考えると、フィードバック(ループのことでしょうか?)をかけるだけで立ち上がりと立ち下がりの電圧に相違が生じるというのは少々疑問に思います。 いったいなぜループを組むだけでヒステリシス効果が表れるのでしょうか?(それともヒステリシス効果にループは関係ないのでしょうか?) よろしくお願いします。
- ベストアンサー
- 物理学
- ヒステリシスコンパレータのしきい値について教えてください。
ヒステリシスコンパレータのしきい値について教えてください。 一般的なヒステリシスコンパレータ回路なのですが、入力から+端子の間にある抵抗がR1、出力から+端子にフィードバックする間にある抵抗がR2とします。 また、しきい値をThH、ThL(ThH>ThL)、出力電圧をVhigh、Vlow(Vhigh>Vlow)とすると、 ThH=-(R1/R2)Vlow ThL=-(R1/R2)Vhigh となる理由を教えていただけないでしょうか。ネットで1日中調べたのですがどうしてもわかりません。 よろしくお願いします。
- ベストアンサー
- 物理学
- ヒステリシスコンパレータ回路のしきい値について
こないだの授業でアナログでヒステリシスコンパレータ回路を 組みました。レポートの課題でヒステリシスコンパレータ回路で入力電圧を低→高したときと高→低したときでは同じ電圧でもしきい値(スレッショルド・レベル)が異なりますよね。そのときしきい値を同じするにはどうすればいいでしょうか。使ったオペアンプはLS06です。ネットなどで探しても載っていませんでした。オペアンプ側のマイナス側に接続するR1とR2の抵抗値が変わるとしきい値電圧がかわることはわかりましたが、かなり困っています。返信お願いします。
- ベストアンサー
- その他(学問・教育)
補足
わかりにくい質問ですみませんでした。回路はトライアックを用いりGate側を1番とすると、Gateにトリガーダイオード(V413)をつなぎ、2番に抵抗(2.2k)と可変抵抗を直列でつなぎ、3番に積分コンデンサ(0.1u)をつなぎ、それらを並列回路でむすんで100Vの交流電圧を扱います。ヒステリシスが生じる回路に、どんな理論から、どのような変化を与えれば、ヒステリシスを防げるのか教えて下さい。お願いします。