• 締切済み

ヒステリシスについて

電気回路で電球のつき方、消え方などに影響を及ぼすヒステリシスの生じる原因を教えて下さい。また、ヒステリシスを防止できる回路を付加すれば、ヒステリシスを防止出来る理由を教えて下さい。

みんなの回答

回答No.3

NO1回答者です。質問者が説明された回路はトライアックの点弧角を調整する基本回路ですが、パルスを発生するたびにコンデンサの充電電荷が大きく変動してこれがヒステリシスの主原因となります。これを緩和するために、もうひとつRC回路を作り、コンデンサの両端を抵抗でつなぎます。これによってコンデンサの電位変動が少なくなってヒステリシスを小さくします。

全文を見る
すると、全ての回答が全文表示されます。
noname#84191
noname#84191
回答No.2

質問さんは、ヒステリシスをどの様に理解されているのでしょうか? また、ヒステリシスが何か、回路の動作上弊害となるのでしょうか?

全文を見る
すると、全ての回答が全文表示されます。
回答No.1

どういう回路で開閉しているのかが分からないとコメントのしようがありません。普通の接点ならヒステリシスは生じません。トライアックだと、ヒステリシスが生じる回路もあります。 「ヒステリシスを防止できる回路を付加すれば、ヒステリシスを防止出来る理由」って、「容器に水を入れたら、容器に水が入っている理由」という質問と同じで、禅問答みたいです。

speed06
質問者

補足

わかりにくい質問ですみませんでした。回路はトライアックを用いりGate側を1番とすると、Gateにトリガーダイオード(V413)をつなぎ、2番に抵抗(2.2k)と可変抵抗を直列でつなぎ、3番に積分コンデンサ(0.1u)をつなぎ、それらを並列回路でむすんで100Vの交流電圧を扱います。ヒステリシスが生じる回路に、どんな理論から、どのような変化を与えれば、ヒステリシスを防げるのか教えて下さい。お願いします。

全文を見る
すると、全ての回答が全文表示されます。

関連するQ&A

  • ヒステリシスについて

    電気回路で電球のつき方、消え方などに影響を及ぼすヒステリシスの生じる原因を教えて下さい。回路はトライアックを用いりGate側を1番とすると、Gateにトリガーダイオード(V413)をつなぎ、2番に抵抗(2.2k)と可変抵抗を直列でつなぎ、3番に積分コンデンサ(0.1u)をつなぎ、それらを並列回路でむすんで100Vの交流電圧を扱います。また、ヒステリシスが生じる回路に、どんな理論から、どのような変化を与えれば、ヒステリシスを防止できるのか教えて下さい。

  • 電気のヒステリシス損って何ですか?

    電気のヒステリシス損って何ですか? うず電流損とどう違うんですか?

  • シュミットトリガ回路(ヒステリシス回路)

    シュミットトリガ回路(ヒステリシス回路)が使われている回路を教えて下さい。 できれば詳しく教えて下さい。

  • ヒステリシス 3msについて

    ある入力回路の仕様書の中に  『入力フィルタ  ヒステリシス 3ms 以下のパルスを除去』 という記述があるのですが、この記述の中の 『ヒステリシス 3ms・・・』 とは、どういう意味でしょうか。 ご存知の方、いらっしゃいましたら、 ご教授の程、どうぞ宜しく御願い致します。

  • ヒステリシスループ

    ヒステリシスループはどのようにして生じるのか(生じる理由)を教えて頂けませんか?? よければ、ヒステリシスループについて色々とおしえていただけたら光栄です。

  • コンパレータ回路およびヒステリシスコンパレータ

    コンパレータ回路(OPアンプを使用した)とは簡単な言葉で説明するとどのような回路なのでしょうか? あと、ヒステリシスコンパレータとコンパレータ回路の違い、ヒステリシスコンパレータの必要性および動作の特徴を詳しく教えてください。

  • ヒステリシス効果の表れる原因

     ヒステリシス効果について勉強しています。  ヒステリシス効果の現れる原因についていろいろ調べると、「ループ利得が1より大きいから。またループ利得が1より大きいほどヒステリシス効果の値は大きい」とありました。  しかしよく考えると、フィードバック(ループのことでしょうか?)をかけるだけで立ち上がりと立ち下がりの電圧に相違が生じるというのは少々疑問に思います。  いったいなぜループを組むだけでヒステリシス効果が表れるのでしょうか?(それともヒステリシス効果にループは関係ないのでしょうか?)  よろしくお願いします。

  • ヒステリシスコンパレータのしきい値について教えてください。

    ヒステリシスコンパレータのしきい値について教えてください。 一般的なヒステリシスコンパレータ回路なのですが、入力から+端子の間にある抵抗がR1、出力から+端子にフィードバックする間にある抵抗がR2とします。 また、しきい値をThH、ThL(ThH>ThL)、出力電圧をVhigh、Vlow(Vhigh>Vlow)とすると、 ThH=-(R1/R2)Vlow ThL=-(R1/R2)Vhigh となる理由を教えていただけないでしょうか。ネットで1日中調べたのですがどうしてもわかりません。 よろしくお願いします。

  • ヒステリシス曲線について

    ヒステリシス曲線の面積が鉄損(損失)に値すると聞いたのですがこれはどういった理由からきているのでしょうか?

  • ヒステリシスコンパレータ回路のしきい値について

    こないだの授業でアナログでヒステリシスコンパレータ回路を 組みました。レポートの課題でヒステリシスコンパレータ回路で入力電圧を低→高したときと高→低したときでは同じ電圧でもしきい値(スレッショルド・レベル)が異なりますよね。そのときしきい値を同じするにはどうすればいいでしょうか。使ったオペアンプはLS06です。ネットなどで探しても載っていませんでした。オペアンプ側のマイナス側に接続するR1とR2の抵抗値が変わるとしきい値電圧がかわることはわかりましたが、かなり困っています。返信お願いします。