- ベストアンサー
カウンタのハザードについて
同期式・非同期式1/3カウンタについて実験をし、非同期式でハザードが起こる理由は分かったのですが、ハザードが起こると実際何が問題なのでしょうか?具体例も教えてもらえるとうれしいです、よろしくお願いしますm(__)m
- strike31
- お礼率66% (2/3)
- その他(学問・教育)
- 回答数1
- ありがとう数1
- みんなの回答 (1)
- 専門家の回答
質問者が選んだベストアンサー
すでにお分かりだと思いますが、非同期3進カウンタは、例えば以下のように、4進カウンタの中の2進出力 QA と4進出力 QB の AND をとって、その出力でカウンタをリセットすれば実現できます。 ┌──┐ │ ┌ AND ┐ ┏━┷━┷┓ │ クロック ─┨ QA QB ┃ │ ┃ Clear ┠──┘ ┗━━━━┛ この回路にクロックを入れたときの各部の波形は以下のようになります(クロックの立下がりでカウンタが動作するとします)。 1 2 3 4 クロック  ̄_ ̄_ ̄_ ̄_ ̄ QA _ ̄ ̄__|__ ̄ ̄ QB ___ ̄ ̄____ Clear _____|____ クロックが3回目に L レベルになったときから一瞬の間、QA が H レベルになっています。これは、QA と QB が共に H レベルになってから、AND 回路の出力が H レベルになり、カウンタがリセットされる(QA = QB = L に戻される)のに数十nsの時間かかかるため、その間 QA が H レベルのままになってしまうからです。この QA に出るヒゲのことをハザードといいます。 ハザードがあるとまずいのは、例えば以下の場合があります。 ・QAの出力を他の回路のクロックに使う場合 QA出力はクロックを1/2分周したものなので、これをさらに1/2分周してクロックの1/4の周波数の信号作ろうとする場合、QAのハザードの立下がり部分で分周器が動作すると、以下のように、ハザードがないとした場合の予想とは異なる信号が出てきます。 1 2 3 4 5 6 7 8 クロック  ̄_ ̄_ ̄_ ̄_ ̄_ ̄_ ̄_ ̄_ ̄ QA _ ̄ ̄__|__ ̄ ̄__|__ ̄ ̄__ ハザード ___ ̄ ̄____ ̄ ̄____ ̄ ̄ で誤動作 ハザード ___ ̄ ̄ ̄ ̄ ̄ ̄______ ̄ ̄ がない 場合 この波形は、クロックを1/4分周したものではなく.、1/3分周したものになってしますし、しかもそのduty(HとLの割り合い)も0.5 でなく 2/3 という変な波形になります。1/2分周器は、duty が50%でない信号を duty 50%の波形に整形するときにも使いますので、こういう目的の回路では誤動作になります。ハザードのパルス幅が、カウンタ(分周器)の最小クロックパルス幅よりも小さければ、ハザードは無視されるので、上図の「ハザードがない場合」のような分周器出力が得られます。この波形はクロックを ちゃんと1/4分周したもので、duty も 50% になっています。
関連するQ&A
- カウンタ回路
JK-FFを用いてカウンタの実験を行なったのですが、いくつか質問があります。自分なりに思うことも書いてみます。分かる方アドバイスよろしくお願いします。 (1)非同期式N進カウンタでハザードの発生理由と対策 非同期式カウンタではCKを統一していないためハザードが出来るんですか?ハザードをなくすためにはCKを共通にして同期式にすればいいんでしょうか・・・? (2)同期式16進カウンタをBCDカウンタとして使うには回路をどう変更したらよいか? 実験で使った回路はJK-FFを4段にしたものです・・・。 (3)4ビットシフトレジスタの動作原理とLSIの中に使われている例をあげよ 参考URLなどいいのでよろしくお願いします!!
- ベストアンサー
- 物理学
- 非同期回路によるハザードの消し方
非同期式回路にてハザードが出てしまうのは知っていますが、ハザードが出てしまった場合、ハザードをなんとかして消す方法は無いものでしょうか。 ハザードが出る前に予防するのではなく、ハザードが既にでてしまった状態での対処方法が知りたいです。 お願いします。
- ベストアンサー
- その他([技術者向] コンピューター)
- 同期式カウンタはアップカウンタ?ダウンカウンタ?
たとえばネガティブエッジトリガ型JKFFを用いて同期式5進カウンタを書けと言われた場合、アップカウンタなのでしょうか?それともダウンカウンタなのでしょうか? それとも同期式カウンタはアップ、ダウン関係ないのでしょうか? お手数おかけしますがよろしくお願いします
- ベストアンサー
- 電気・電子工学
- 4進カウンタの同期非同期
4進カウンタの実験を行ったのですが、同期と非同期のときの波形が同じになってしまいました。 理論的には違うらしいのですが、なぜ同じになってしまったかがわかりません!!教えていただけないでしょうか?
- 締切済み
- 科学
- 3bitのカウンタ回路
いつもお世話になっています。 今回問題でD-FFを使って同期クリア入力のある3bitカウンタを設計せよと 書いてあったのですがその遷移表がうまくかけません;; クリアが1のときにクロックの立ち上がりでカウンタ出力が0になると 書いていました。 この場合、同期式カウンタでつくればいいのでしょうか? 詳しくは書かれてなかったのですがアップダウンカウンタを想定していいのでしょうか? よろしくお願いします<(_ _)>
- ベストアンサー
- 物理学
- 論理回路のカウンタの回路について。
「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか? よろしくお願いします。
- ベストアンサー
- 数学・算数
- JK-FF同期式6進カウンタが4進になってしまう…
学校の実験でJK-FF同期式6進カウンタを作ったのですが、テストボードに配線をすると何故か4進カウンタになってしまいます。 先生に「論理式が違う」と指摘されたので1からやり直してみたりしたのですが、何度やっても最初と同じ論理式になります。 ちなみにhttp://www.di.takuma-ct.ac.jp/~matusita/GuenCAD/QandA/counter/counter6jk/answer.htmlにあるやり方と同様の手順で設計を行いました。 何故6進ではなく4進になってしまうのか全く分からずお手上げ状態です。 レポート提出日が迫っているので、原因等がお分かりになる方がいらっしゃいましたら是非ご教示宜しくお願い致します。
- 締切済み
- その他(学問・教育)
- フリップフロップのカウンタについて
JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか(非同期式カウンタ)で前段のFF(フリップフロップ)の出力から次のFFのCK(クロック)等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか? おねがいします。 質問がわかり難い場合は補足つけます。
- 締切済み
- 物理学
- 同期式3進カウンタについて
同期式3進カウンタについて JK-FFを2つ使用して同期式3進カウンタを作りました。 この回路に3クロック分カウントしたらカウント動作が停止(000)となる回路を作りたいのですが、どのような回路を追加すればよいのでしょうか。(リセットすることにより再カウント開始する回路) よろしくお願いいたします。
- ベストアンサー
- 電気・電子工学
お礼
なるほど、そういう事でしたか。具体例もあり、とても分かりやすかったです。お早い返答ありがとうございましたm(__)m