- ベストアンサー
パイプラインの5つのフェーズ
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
うろ覚えの知識によると、ReorderなりRepackなり、デコードされた命令を並び替えて効率よく処理できるようにするところだと思いますけど。
関連するQ&A
- パイプライン処理の処理能力について
現在、ソフトウェア開発技術者試験の勉強をしているものです。 お忙しいところ、誠に申し訳ございませんが、 以下の問題の考え方について、アドバイス頂けないでしょうか？ 頭を悩ましているのは、以下の問題です。 一つの命令を構成する各処理を 表に示す時間で行うプロセッサがある。 各処理を、それぞれパイプラインの１ステージに 割り当てる５段パイプライン構成のプロセッサの 命令処理速度は、パイプライン化していない プロセッサに比べて何倍になるか？ ＜処理名＞：＜最大処理時間(単位：ナノ秒)＞ 命令フェッチ：100 命令デコード：50 オペランド読出し：100 演算処理：80 演算結果書込み：100 答えは、4.3倍だったのですが、どうも解答に納得できません。 例えば、２命令を実行した場合を考えた時、 ＜通常＞ □□□□□□□□□□□□□□□ 430(100+50+100+80+100)×2=860ナノ秒 ＜パイプライン＞ □□□□□ □□□□□ １処理あたり最大100ナノ秒なので、 ２命令実行するのに600ナノ秒かかる。 つまり、860÷600≒1.4倍だと思いました。 解答の考え方は、 パイプラインでの処理能力を500ナノ秒の間に、 5命令実行可能だと解釈しています。 □□□□□ ■□□□□ ■■□□□ ■■■□□ ■■■■□ ※■：前の命令のステージを表す。 たぶん、納得できないのはここの解釈だと思うのですが…。
- ベストアンサー
- ハードウェア・サーバー
- データハザードについて（パイプライン）
こんにちは。コンピューターアーキテクチャのパイプラインの項目の勉強をしていて、データハザードについて分からない問題があったので、質問させていただきます。 以下の二つのパイプラインの動作がよくわかりません。 基本的にはフォワーディングによって解決するデータハザードですが、メモリアドレス生成のときはフォワーディングは間に合わないので、結果の格納（W）が終わらないと命令フェッチ（F）ができないそうです。つまり add r1, r2 .r3 F D E W lw r4, dpl(r1) F X X DEW となるそうです。しかし ld r2, c(r1) subi r1, r1, 4 のように「ロード命令の次に算術命令」という順番ですと、ハザードは生じないそうです。 下の場合は上と違いr1のデータを更新するだけなのでフォワーディングによって改善ができるという解釈でよろしいのでしょうか？ 上は本に書いてあったものなのですが、下のはインターネットから調べたものなのであっていない可能性があるので質問しました。 ちなみに両者ともロード命令の場合なのですが、ストア命令でも同じような振る舞いになるのでしょうか？ よろしくお願いいたします。
- ベストアンサー
- その他(OS)
- 命令パイプラインをつかった問題です。
命令パイプラインをつかった問題です。 あるプロセッサの命令パイプラインは、命令読み出し、命令解読(デコード)、 オペランド読み出し、演算、オペランド書き込みの5つのステージからなり、 各ステージの処理は1クロックで完了する。 このプロセッサにおける平均CPI(Clock Per Instruction)が5であるとすると、 クロック周波数が 1GHzのとき、このプロセッサの 1秒間辺りの平均命令実行数を MIPSあるいはGIPSを単位として答えなさい。 検索してもcpiについてのことが書いてないので（私が理解できずに見過ごしてるかも・・）、cpiについても軽く説明があると嬉しいです！
- ベストアンサー
- その他([技術者向] コンピューター)
- パイプライン方式での処理時間の求め方
応用情報の問題で、わからない所があります。 パイプラインの深さをD 、パイプラインのピッチをP 秒とすると、I 個の命令をパイプラインで実行するのに要する時間を表す式はどれか。 ここで、パイプラインの各ステージは1ピッチで処理されるものとし、パイプラインハザードについては、考慮しなくてよい。 ア (I +D )×P イ (I +D -1)×P ウ (I ×D )+P エ (I ×D -1)+P 正解は「イ」なのですが、お恥ずかしながら全く腑に落ちません。 私の理解とそれによって導き出される式は以下のようになっています。 どこでまちがっているのか、教えていただけませんでしょうか。 ◆私の理解 パイプラインの深さをD：命令の中のステージ数はD個 パイプラインのピッチをP 秒：1ピッチP秒かかる パイプラインの各ステージは1ピッチで処理：各ステージの処理はP秒かかる I 個の命令：命令がI個ある ◆式 所用時間＝ I × （D × P） D×Pで命令内全ステージにかかる時間を求めたつもりです。 それに命令数をかけています。 すみません、よろしくお願いいたします。
- ベストアンサー
- その他([技術者向] コンピューター)
- パイプラインハザード２
パイプラインハザードに関する以下の問いに答えよ。C言語で図１のコードをコンパイルしたところ図２のような機械語に翻訳された。変数のメモリマップは図３を参照せよ。 図１：C言語による演算コード A=B+C D=B+E 図２：図１のコードを翻訳した機会コード LOAD R1 SO(4) LOAD R2 SO(8) ADD R3 R1 R2 STORE SO(0) R3 LOAD R2 SO (16) ADD R3 R1 R2 STORE SO(12) R3 図３：変数のメモリマップ SO→|AAAA| |BBBB| |CCCC| |DDDD| |EEEE| (a)CPUがこの機械語をパイプライン処理している場合に、どのようなパイプラインハザードがありうるか説明せよ。 データハザードがというデータ依存によって起こるパイプラインハザードが起こる。データ依存とは、命令1の結果を後の命令2が使用する場合に生じるものである。命令2が処理されるためには命令1の完了を待たなければならず、待ちが生じる。 図２の機械語コードから 命令に上から順に00,0１,02,03,04,05,06という番号をつけると01,02ではR２を共有しているため02は０１の完了を待たなければならず待ちが生じる。他も02,03はR３を、04,05はR2を、05,06はR３を共有しているため待ちが生じる。それによってパイプラインに乱れが生じ、命令作業がスムーズに行われなくなる。 という答えになりました、ご確認お願い致します。 (b)上記のパイプラインハザードを回避するために、図２の機械語を一部修正した機械語を記せ。その際、なぜハザードが回避できるのか説明せよ。 命令追越し機能を利用するものかなと思ったのですが...はっきりとした答えがみつかりません。 ご教示お願い致します。
- ベストアンサー
- ハードウェア・サーバー
- パイプライン制御(ハザード検出の仕組み)
最近独学で計算機アーキテクチャーについて勉強しております。 本を読んでいたらパイプラインのところで「データハザードはパイプライン・インターロックというハードウェアで検出される」という記述があったのですが、これについてもう少し詳しく知りたいです。 具体的には、例えば以下のような命令列があった場合、 i1: ADD R4=R1+R2 i2: ADD R5=R4+R3 データハザードの検出により、(バイパスがなければ)以下のようにストール(ST)が挿入されます。 i1: ADD R4=R1+R2 IF ID EX MA WB i2: ADD R5=R4+R3 IF ST ST ST ID EX MA WB この「データハザードの検出(テスト)」というのはどのようなタイミングで行われるのでしょうか? (a)1回テストして検出された場合すぐに上のような対処(STを3つ挿入)が行われるのでしょうか? それとも (b)1回テストして検出された場合、STが1つ挿入される。再度テストしてまた検出された場合、STがもう1つ挿入される... という具合にして正しい対処にたどりつくのでしょうか? あるいは (c)他の仕組みによるのでしょうか? どうぞよろしくお願いいたします。
- ベストアンサー
- ハードウェア・サーバー
- パイプラインハザード
(2)パイプラインハザードに関する以下の問いに答えよ。C言語で図１のコードをコンパイルしたところ図２のような機械語に翻訳された。変数のメモリマップは図３を参照せよ。 (a)CPUがこの機械語をパイプライン処理している場合に、どのようなパイプラインハザードがありうるか説明せよ。 (b)上記のパイプラインハザードを回避するために、図２の機械語を一部修正した機械語を記せ。その際、なぜハザードが回避できるのか説明せよ。 図１：C言語による演算コード A=B+C D=B+E 図２：図１のコードを翻訳した機会コード LOAD R1 SO(4) LOAD R2 SO(8) ADD R3 R1 R2 STORE SO(0) R3 LOAD R2 SO (16) ADD R3 R1 R2 STORE SO(12) R3 図３：変数のメモリマップ SO→|AAAA| |BBBB| |CCCC| |DDDD| |EEEE| データ依存、資源依存、制御依存のどれかによるものだと思うのですが、全く検討がつきません。ご教示お願い致します。
- ベストアンサー
- ハードウェア・サーバー
- 情報工学 ハードウェアの問題について
以下の問題を解く手順を教えて頂きたいです。 パイプラインの深さをD，パイプラインピッチをP秒とすると，I個の命令をパイプラインで実行するのに要する時間を表す式は(I＋D－1)×Pであることは分かりましたが、パイプラインフラッシュを考慮しなければならない、となると分かりません。 また、パイプラインフラッシュが発生すると、パイプライン中の実行途中の命令が無効化されるということは、段数に比例して再実行しなければならない命令が増えるということでしょうか？
- 締切済み
- 情報工学
- 応用情報の問題です。
応用情報の問題です。 パイプラインの深さをD 、パイプラインのピッチをP 秒とすると、I 個の命令をパイプサインで実行するのに要する時間を表す式はどれか。 ここで、パイプラインの各ステージは1ピッチで処理されるものとし、パイプラインハザードについては、考慮しなくてよい。 ア (I +D )×P イ (I +D -1)×P ウ (I ×D )+P エ (I ×D -1)+P 正解は「イ」なのですが、「パイプラインの深さD」と「命令数I」の違いを教えて いただきたいです。 よろしくお願いします。
- ベストアンサー
- ハードウェア・サーバー
- 計算機工学のプロセッサについて教えて下い
あるプロセッサにおいて各命令タイプの命令実行の各ステップにおける所要時間は画像の通りとする。 １ 以下の2種類のプロセッサ構成方式を採った場合のクロックサイクル時間（最小値単位はns）、各命令タイプの実行所要時間（単位はns）および実行所要クロックサイクル数を求めよ ・シングルサイクル・データパス ・マルチサイクル・データパス ・命令パイプライン処理 ーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーーー といった問題です 自分で解いてみたのですが解答がないため、答えが合っているのかが知りたいです ・シングルサイクル 実行時間： ロード命令 1.1+0.4+0.7+1.1+0.4=3.7ns ストア命令 1.1+0.4+0.7+1.1=3.3ns 演算命 1.1+0.4+0.7+0.4=2.6ns 分岐命令 1.1+0.4+0.8=2.3ns よってクロックサイクル時間=3.7ns ・クロックサイクル数： 実行時間=クロックサイクル数*クロックサイクル時間より ロード命令:3.7/3.7 ストア命令:3.3/3.7 演算命令:2.6/3.7 分岐命令:2.3/3.7 ・マルチサイクル 実行時間： ロード命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)+0.4=11.5ns ストア命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)=11.1ns 演算命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)+(1.1*2)+0.4=11.5ns 分岐命令 (1.1*4)+(0.4*4)+(0.7*3+0.8)=8.9ns クロックサイクル時間は命令フェッチに合わせた4.4ns クロックサイクル数 ロード命令:5 ストア命令:4 演算命令:4 分岐命令:3 ・パイプライン 実行時間 ロード命令 1.1+0.4+0.4+0.7+1.1+0.4=4.1ns ストア命令 1.1+4.1=5.2ns 演算命令 1.1+5.2=6.3ns 分岐命令 1.1+6.3=7.4ns というのが私の考えです 全体的に自信がありません どなたかお分かりになるのでしたら教えていただけませんか 一応画像のものを手書きしておきます 命令フェッチ レジスタ読み出し ALU演算 データアクセス レジスタ書き込み ロード命令 1100ps 400ps 700ps 1100ps 400ps ストア命令 1100ps 400ps 700ps 1100ps 演算命令 1100ps 400ps 700ps 400ps 分岐命令 1100ps 400ps 800ps
- 締切済み
- その他（学問・教育）
お礼
御礼が遅くなりました。ありがとうございました。