• ベストアンサー

同期回路と非同期回路の境界線は?

同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。

質問者が選んだベストアンサー

  • ベストアンサー
回答No.3

>前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 このような回路はよく使用されています。(個人的には好きではありませんが・・・) ですが、非同期回路と呼ばずに(完全ではない)同期回路と呼んで設計してASICをつくっているのが現場の実態だと思います。 要はその結果を保証できれば同期でも非同期でも良いのではないかという考え方があります。 では何故「同期回路で設計すべき」と言うのでしょうか? これは現在の設計規模があまりにも大きくなり効率を望むため、かなりの部分を自動化する必要があるためです。自動化するのに同期回路は都合が良いのです。非同期回路のように一つ一つのF/Fの遅延をチェックする必要がないからです。 今はただの頑固親父に成り下がった私の元『上司』がよく言っていた言葉です。 ちょっと話がそれてしまったかも。。。 すみません。

takahiro25
質問者

お礼

ありがとうございました。僕の手元の参考書では、奇数カウンタなどのときにクロックとして前々段の出力を使ったものがあったので「なんじゃこりゃぁっ!!」って感じだったのですが、確かに結果が保証できれば良いのだと僕も思います。まあ、100MHzとかじゃないかぎり1段2段のゲート遅延くらい保証できますね。頭が堅かったようです。(^^;)

その他の回答 (2)

  • ymmasayan
  • ベストアンサー率30% (2593/8599)
回答No.2

No.1の回答者:punchan_jpさんのおっしゃるとおりです。 質問者の言われるような使い方では、段数を変えたり、素子を変えたりした途端に動かなくなってしまう事が考えられます。 つまり、一連の全てのフリップフロップには同一のクロックを供給する必要があります。 それぞれのフリップフロップの反転条件(あるいはセット・リセット条件)はゲートで構成します。前段のフリップフロップの出力は次段では絶対にクロックには使いません。 もう一つ重要なことは前段のFFの出力をゲート回路を使って、後段のFFに伝える場合、クロックが入った後の状態ではなくて、クロックが入る前の状態だということです。ここが同期回路のポイントだと思います。 あと一つ、ゲートを何段かかませると遅延が問題になり、対策としてゲートの組換えが必要になることもあります。

回答No.1

そういうクロックの使い方をするのは、同期式回路ではマナー違反ということ になります。書かれているように、いずれ遅延の影響が累積し、同期がとれな くなります。 で、何が同期式回路かというと、次のクロック信号が入るまでに、処理が終わっ ていると確信して言える回路だと思います。 非同期式回路というのは、逆に、いつ処理が終わっても、その結果をちゃんと 正しく認識できるという回路のことです。 上記のような、マナー違反の回路は、どちらであるとも言えない、危い回路で すね。

takahiro25
質問者

お礼

何を基準に評価するかということですね。参考になりました!

関連するQ&A

  • 非同期式カウンタ回路の遅延時間

    実験でJKフリップフロップを使用した非同期式8進カウンタ回路を作成し、遅延現象を確かめました。 そこでクロック(1MHz)と、三段目の出力の時間差をオシロスコープで見たところ、約80ns遅れていることがわかりました。 この遅延時間について考察しなければならないのですが…。正直、一つのJKフリップフロップでどのくらい遅延するのかわからないため困っています。 どなたか、遅延時間について詳しく教えていただけないでしょうか。お願いします。

  • フリップフロップのカウンタについて

    JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか(非同期式カウンタ)で前段のFF(フリップフロップ)の出力から次のFFのCK(クロック)等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか? おねがいします。 質問がわかり難い場合は補足つけます。

  • フリップフロップを用いた同期式カウンタの設計について

    フリップフロップを用いた同期式カウンタの設計について フリップフロップを用いた同期式カウンタは動作上、 入力のクロックがポジティブエッジトリガ型でもネガティブエッジトリガ型でも出力結果に影響はしないのでしょうか?

  • 論理回路のカウンタの回路について。

    「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか? よろしくお願いします。

  • 論理回路問題

    デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR  各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします

  • カウンターを使い回路を作成する問題です

    5->6->2->1と表示して5に戻る回路を作成する.ただし,2入力NANDとDフリップフロップのみを使用することとし,Dフリップフロップは正負両方の出力を使用して良い この回路を,2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する.カウンタはいま何桁目を表示しているのかだけを記憶しており,カウンタ値が00,01,10,11のときはそれぞれ一,十,百,千の桁を表すとする.組み合わせ回路はカウンタ値{C1,C0}を入力とし,それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する.例えば1234場合は,カウンタが00の時は一の桁の4を,01の時は十の桁の3を,という風に組み合わせ回路が出力する. 以下の問に答えよ. 問1 この組み合わせ回路の論理式を示せ. 問2 このカウンタを設計し,図示せよ. 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し,組み合わせ回路の出力をDフリップフロップで保持することにして,全体を完成させて図示せよ. 問4 この回路の最大動作周波数を計算せよ.ただし,Dフリップフロップの遅延時間,セットアップ時間,ホールド時間はそれぞれ10.5ns,3.0ns,1.0nsで,NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns,5.5nsとする. この問題がわかりません。 よろしくお願いします。

  • 論理回路:「カウンタ」は何を「カウント」するもの?

    論理回路の勉強をしています。 カウンタなのですが、カウンタは何をカウントするのでしょうか? 図を見ればクロックの動きによって出力Qの動きを表で書いたりは一応できるのですが、何をしているのかがよくわかりません。 その前のフリップフロップを勉強しているときとの違いがわかりません。 よろしくお願いします。

  • 回路図の書き方

    Dフリップフロップで1~10を表す二進化十進の回路図を描きたいのですが描き方が良くわかりません。 Dフリップフロップ2組でBCDカウンタを2組作る所しかわかりません。 何か参考になる様なサイトなどあったら、教えてくださいm(__)m

  • 非同期式3進カウンタ

    JKフリップフロップを用いた非同期式3進カウンタをボード上に組んだのですが、 先生からタイミングチャートが違うと言われて困っています。 友達はその結果で合格もらったのに私は違うといわれてもらえていません。 そこで色々と調べてみたのですが、いまいちわかりません。 非同期式3進カウンタのクロックをTとして交互にHとLを繰り返した時Q1とQ2のタイミングチャートはどのようになるのでしょうか? これが載っているHPなどがあれば教えてください。

  • 回路設計で困っています

    大学で非同期R+同期式JKフリップフロップによる14進ダウンカウンタを設計しなさい。という課題がでたのですが、設計する方法を教えて下さい。 Rはリセットらしいです。 資料にアップカウンタの設計は書いてあるのですが、ダウンカウンタはどう設計すればいいかわかりません