• ベストアンサー

論理回路:「カウンタ」は何を「カウント」するもの?

論理回路の勉強をしています。 カウンタなのですが、カウンタは何をカウントするのでしょうか? 図を見ればクロックの動きによって出力Qの動きを表で書いたりは一応できるのですが、何をしているのかがよくわかりません。 その前のフリップフロップを勉強しているときとの違いがわかりません。 よろしくお願いします。

質問者が選んだベストアンサー

  • ベストアンサー
  • tensho08
  • ベストアンサー率66% (2/3)
回答No.4

ひとことでカウンタといっても種類がいろいろとありますが、論理回路の入門的な教科書に載っていそうな、D-FFを多段接続した非同期バイナリカウンタ(http://homepage1.nifty.com/rikiya/software/415counter.htmlに載っているようなもの)だとすると、答えは「クロック入力の立上りの回数」になります。 各段のQ出力がそれぞれ、立上り回数の二進表現の各桁に相当します。 カウントできる数は 2^(D-FFの段数)-1 までで、これを超えると0に戻ります。 余談ですが、カウンタは単純に数を数えるだけでなく、クロック周波数の半分とか1/4の周波数のシグナルを生成するのに使うなど、いろいろと応用の効く回路ですので、しっかりと理解しておきましょう。

nabewari
質問者

お礼

皆さん回答ありがとうございます。 「クロック入力の立上りの回数」というのにピンと来たのですが、クロックというのはもちろん1回に3つ分送るということは出来なくて、順番に3回立ち上がらせるのですよね? そうすると1回分にクロックを送る時間というのは決まっているのでしょうか?そうしないと1回でいくつクロックを送ったかわからないような気がするのですが…。 あるいはそういった1回分のクロックを計るものではなくて、今までに何回クロックが送られてきたか、を記録するように使うのでしょうか? よろしくお願いします。

その他の回答 (3)

  • 86tarou
  • ベストアンサー率40% (5094/12701)
回答No.3

カウンタは何をカウントするのでしょうか?> そう聞かれれば、クロックの数を数えてるとしか言いようがありません。クロックの立ち上がりか立ち下がりで出力が変化すると思うのですが、それを数えてると言ってもいいでしょう。 フリップフロップを勉強しているときとの違いがわかりません。> カウンタはフリップフロップを複数段接続して、2進数で数を数えます。フリップフロップはカウンタ回路をマスターする準備段階だったとも言えます。 ↓のページを見ると理解出来るかもしれませんよ。

参考URL:
http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/
  • mahaze
  • ベストアンサー率29% (217/731)
回答No.2

用途によって色々です。 パルス幅をカウントしたり、画素数やデータ数をカウントしたり、時間をカウントしたり。 たとえばタイマー回路などを作るとすると、カウンタの塊りになりますね。 また、別用途としてクロックの周波数を落とす分周器としても使います。

  • GOOD-Fr
  • ベストアンサー率32% (83/256)
回答No.1

カウンタ、というのは、バイナリカウンタのことだと思いますが。 バイナリカウンタが D-FF のかたまりであることはいいですか?D-FF は論理的には JK-FF の特殊な状態です。 > その前のフリップフロップを勉強しているときとの違いがわかりません。 もともと同じものですから、大きな違いがあるわけではありません。 FF という機能の応用例のひとつがバイナリカウンタです。「数字を数えて、その数字を保持し、出力する」という機能に対して「バイナリカウンタ」という名前をつけているわけです。

関連するQ&A

  • 論理回路のカウンタの回路について。

    「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか?それとも回路の作り方というのがあるのでしょうか? よろしくお願いします。

  • 論理回路の問題についての質問です。

    論理回路の問題についての質問です。 入力をx,Dフリップフロップの出力の組を(y1,y2),出力をzとし、以下の論理式で表されるDフリップフロップを2つ用いた順序回路の機能を、DフリップフロップではなくTフリップフロップを2つ用いた順序回路として実現せよ。ただし、Dフリップフロップの時点t+1における出力は、時点tにおける入力Dと一致し、Tフリップフロップの時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和として与えられる。 D1=¬x・y1+x・¬y1 D2=y2・y1+¬y2・¬y1 z=y1・y2 論理式を簡単化すると、 D1=x(xor)y1 D2=¬{x(xor)y1} となるので、Tフリップフロップを用いた場合、計算すると図のような回路になりましたが、この回路で正しいでしょうか? また、基本的なTフリップフロップは、いつも問題の様に時点t+1における出力は時点tにおける入力Tと時点tにおける出力との排他的論理和となっているのでしょうか? 教科書には立ち上がりで反転する、と書いてありましたが、排他的論理和については触れていませんでした。 よろしくお願いします。

  • 論理回路問題

    デジタル値で8ビットの擬似正弦波を発する論理回路の設計をしたい。 1、Dフリップフロップを用い、nを入力し4n(8≦n≦64)をカウントする時に値を0にリセットする8ビット同期式のカウンタの回路図を書きたい 8ビットのインクリメント回路を使ってよい。 2、1の正しく動作する為の最大動作周波数を求めたい 3、8ビットのtと6ビットのnを入力してsinπt/2n(8≦n≦64)の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する 8ビット加算回路、減算回路及び8ビット入力16出力の乗算回路を使ってよい 4、3の回路の入力tが変化したときの伝播遅延時間は? 5、1と3より目的の回路を書く。 6、5での回路が正しく動作する最大動作周波数は? NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR  各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか? 宜しければお願いします

  • 同期回路と非同期回路の境界線は?

    同期回路と非同期回路の境界はどこまででしょうか? 前段のフリップフロップの出力を後段のフリップフロップのクロックに使ったり、 途中で論理ゲートを使った場合などは、回路自体の遅延がありますよね? カウンタ回路などの場合、段数が多くなると遅延が累積して、非同期カウンタと変わらなくなってしまうように思えるんですが? また、そのような場合、最初のクロックのタイミングではカウンタの値を読み出せないと思いますが、、、、。基本のクロックを遅らせて使っては同期とは言えない気もします。 回路自体はシミュレーションで動けばOKなのですが、同期と非同期の境目が気になったものですから、、。もしかしたら何か大きな勘違いをしているかもしれないので、ご指摘をお願い致します。

  • 論理回路

    大学の実験で10個の回路の課題がありどうしても2つだけわかりません。真理値表と回路図が必要なんですけど・・・ ひとつは比較回路を作成するというもので入力A1、A0、B0、B1があり出力が|A1A0-B1B0|≧2のとき1、|A1A0-B1B0|<2のとき0というものです もう一つがまったくわからなくフリップフロップを3段使い、非同期型8進(2進3bit)カウンタ構成せよというものです。 このふたつが全然わかりません。 だれかわかるかたおねがいします。

  • カウンターを使い回路を作成する問題です

    5->6->2->1と表示して5に戻る回路を作成する.ただし,2入力NANDとDフリップフロップのみを使用することとし,Dフリップフロップは正負両方の出力を使用して良い この回路を,2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する.カウンタはいま何桁目を表示しているのかだけを記憶しており,カウンタ値が00,01,10,11のときはそれぞれ一,十,百,千の桁を表すとする.組み合わせ回路はカウンタ値{C1,C0}を入力とし,それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する.例えば1234場合は,カウンタが00の時は一の桁の4を,01の時は十の桁の3を,という風に組み合わせ回路が出力する. 以下の問に答えよ. 問1 この組み合わせ回路の論理式を示せ. 問2 このカウンタを設計し,図示せよ. 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し,組み合わせ回路の出力をDフリップフロップで保持することにして,全体を完成させて図示せよ. 問4 この回路の最大動作周波数を計算せよ.ただし,Dフリップフロップの遅延時間,セットアップ時間,ホールド時間はそれぞれ10.5ns,3.0ns,1.0nsで,NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns,5.5nsとする. この問題がわかりません。 よろしくお願いします。

  • 非同期式カウンタ回路の遅延時間

    実験でJKフリップフロップを使用した非同期式8進カウンタ回路を作成し、遅延現象を確かめました。 そこでクロック(1MHz)と、三段目の出力の時間差をオシロスコープで見たところ、約80ns遅れていることがわかりました。 この遅延時間について考察しなければならないのですが…。正直、一つのJKフリップフロップでどのくらい遅延するのかわからないため困っています。 どなたか、遅延時間について詳しく教えていただけないでしょうか。お願いします。

  • 同期カウンタの論理回路について

    D-FFを用いた同期カウンタの論理回路の設計についてなのですが http://laputa.cs.shinshu-u.ac.jp/~yizawa/logic2/chap5/index.htmlの3.1のような問題を解いています。 そしてここに書かれているのと同じようにD0,D1,D2,D4までは求められたのですが、回路図を描く時にこのホームページの回路図ではDFF0では 入力のDに出力からとったQをnotゲートでわざわざノットQにしていますが、DFF0の回路自体にQの下にノットQを書いておき、そこから直接Dに入れるというのではだめなのでしょうか? 他の順序回路ではノットQを普通に書いていたはずなのですが、同期カウンタではノットQを出力として使っているものがなかったので疑問になりました。 宜しくお願いいたします。

  • 7セグメントのディスプレイの論理回路の課題について

    図1に表す順序回路を作りたい。 この回路は入力としてReset信号とクロック信号があり、出力として7セグメントのディスプレイがある。 回路の中央部が4つの状態を持ち、クロック信号の立ち上がりの時のみ状態遷移を行い、各状態に対応した10進数の数字を2進コードX1,X2,X3,X4(X1が上位)でディスプレイ・デコーダへ出す。 デコーダは2進数を入力として、入力を表す10進数の数字をディスプレイに表示するための出力a,b,c,d,e,f,gを出す。 ディスプレイは7セグメントa,b,c,d,e,f,gよりなり、それぞれ信号a,b,c,d,e,f,gガ1の時光る。 今は、自分の学籍番号(最後の4桁今回は1089)を状態10進コードとする。 入力Resetが1なら初期状態(A3)になる。その以外はクロック信号の立ち上がりにより(A3→A4→A5→A6→A3・・・のパターンで)状態遷移する。 クロック信号が立ち上がらないときは、回路の現状態が保持されている。 この回路をポジティブエージ型Dフリップフロップによって構成せよ。 そこで以下の設問すべてに答えなさい。 (1)ムーアが型順序機械に基づく、中央部の状態遷移図と状態遷移表を求めよ。 (2)中央部の拡大要求表を作成し、カルノー図により簡単化し、各フリップフロップの入力方程式を求めよ。 (3)現状態を入力とし、a,b,c,d,e,f,gを出力とする7セグメントデコーダ真理値表を書け(空欄を埋めよ)。 (4)出力a,b,c,d,e,f,gの論理関数を、それぞれカルノー図を用いて簡単化せよ。ただし、論理簡単化の際にはドントケーアを利用すること。 (5)入力方程式と出力式をAND-OR-NOTゲートとDフリップフロップで構成を求めよ。 の問題をかなりの期間考えてるのですがわかりません。  教えてください。

  • 電験三種 論理回路の考え方

    いつもお世話になります。 電験三種の勉強をしているのですが、論理回路の考え方についてどうも理解出来ませんのでご教示をお願いいたします。 過去問で、添付画像の論理回路のタイムチャートで、入力、出力の組み合わせが正しいは1~5のうちどれかという問題なんですが、 一つずつ出力を順を追って考えていけばわかる問題だとは思うのですが、どうも私の場合こういう類の問題が苦手です。 わかりやすい問題の解き方はないでしょうか? たとえばこういったフリップフロップが含まれている回路をブール代数をつかって表す事も可能なのでしょうか? 以上ご教示お願い致します。