- 締切済み
JK-FFを使う非同期10進・2進カウンタについて
zi-huaの回答
- zi-hua
- ベストアンサー率73% (11/15)
７４シリーズTTL-ICだと、 ７４９０が非同期１０進（ＢＣＤ）カウンタですね。 これは初段が２進、後段５進カウンタになっています。 最終段のＲＳＴ－ＦＦは、そのままＪＫ－ＦＦに読み替え可能です。 ＱＡをＣＫＢに繋ぐと１０進カウンタになります。 ＪＫ－ＦＦで２進カウンタを作るのは簡単で、 Ｊ，Ｋ入力ともにアクティブでクロックが入ると、 出力は反転します。これで２進カウンタ。 Ｊ，ＫともにＨアクティブの場合、ＴＴＬ－ＩＣなら、 Ｊ，Ｋ入力をオープンにしてクロックを入れると２進カウンタです。 あまり推奨される使い方ではありませんが。 最近は非同期式の回路を使うことはあまりありません。 各ビットごとにタイミングがずれるからです。 たとえば、非同期カウンタの出力をデコードすると、 変化した一瞬、出力がばたつきます。 （最下位ビットから順繰りに出力が変化するため） こうした問題からタイミング設計が非常に難しくなるので、 同期式の回路を使うわけです。 同期式なら、クロックのタイミングで一斉に全ビットが変化するので、 「ばたつき」は発生しません。（メタステーブルはあるけど） ７４シリーズＩＣを組み合わせてロジックを作っていた昔は、 簡単かつ低速な回路であれば、非同期式を用いることもありましたが、 最近のＰＬＤによるロジック設計では同期式を使うことがほとんどです。 （というより、Ｎｏ．１さんのおっしゃるとおり、 普通に設計してたら同期式になります）
関連するQ&A
- JK-FF同期式6進カウンタが4進になってしまう…
学校の実験でJK-FF同期式6進カウンタを作ったのですが、テストボードに配線をすると何故か4進カウンタになってしまいます。 先生に「論理式が違う」と指摘されたので1からやり直してみたりしたのですが、何度やっても最初と同じ論理式になります。 ちなみにhttp://www.di.takuma-ct.ac.jp/~matusita/GuenCAD/QandA/counter/counter6jk/answer.htmlにあるやり方と同様の手順で設計を行いました。 何故6進ではなく4進になってしまうのか全く分からずお手上げ状態です。 レポート提出日が迫っているので、原因等がお分かりになる方がいらっしゃいましたら是非ご教示宜しくお願い致します。
- 締切済み
- その他（学問・教育）
- 同期式3進カウンタについて
同期式3進カウンタについて ＪＫ－ＦＦを2つ使用して同期式3進カウンタを作りました。 この回路に3クロック分カウントしたらカウント動作が停止（000）となる回路を作りたいのですが、どのような回路を追加すればよいのでしょうか。（リセットすることにより再カウント開始する回路） よろしくお願いいたします。
- ベストアンサー
- 電気・電子工学
- JK-FFをもちいた同期式8進ダウンカウンタとアップカウンタ
JK-FFをもちいて同期式8進ダウンカウンタをつくりたいのですが、 初期値は０００と指定されています。 だから 現在状態Ｑ2Ｑ1Ｑ0が ０００ １１１ １１０ １０１ １００ ０１１ ０１０ ００１ 次状態Ｑ2+Ｑ1+Ｑ0+が １１１ １１０ １０１ １００ ０１１ ０１０ ００１ ０００ となって Q2+＝￢Ｑ2￢Ｑ1￢Ｑ0＋Ｑ2Ｑ1Ｑ0＋Ｑ2Ｑ1￢Ｑ0＋Ｑ2￢Ｑ1Ｑ0 ＝￢Ｑ2￢Ｑ1￢Ｑ0＋Ｑ2（Ｑ1＋Ｑ0） Q1+＝Ｑ1Ｑ0＋￢Ｑ1￢Ｑ0 Q0+＝￢Ｑ0 JK-FFの入力式J=g2、k=￢g1により J2=K2=￢Ｑ0￢Ｑ1 J1=K1=￢Ｑ0 J0=K0=1 となってあとは回路を書くだけなんですが、 気になったのは同じようにアップカウンタを作ろうと思って 現在状態 ０００ ００１ ・・・ １１１ 次状態 ００１ ０１０ ・・・ ０００ としてやっても結果がダウンカウンタと同じになってしまいます。 どうしてでしょうか？
- 締切済み
- その他（学問・教育）
- JKーFFフリップフラップを使った10進カウンタ
JKーFFフリップフラップを使った10進カウンタの問題がわかりません。 図の問題です。考え方わかりますか？JKーFFフリップフラップ自体はQのステートが次のステートへ変化与えるというのはわかりますが、Qのバーのマークはおそらく反転だと思いますが、それをどう考えたら答えにたどり着くんですか？大体入力が0、1、2、3、、、、9、までいって0に反転するんですが、具体的にJやKにどのような入力していくんですか？(J,K)＝(1,0)？それをし続ける？でどうなんの？全然わからない
- ベストアンサー
- 数学・算数
- カウンタ回路
JK-FFを用いてカウンタの実験を行なったのですが、いくつか質問があります。自分なりに思うことも書いてみます。分かる方アドバイスよろしくお願いします。 (1)非同期式N進カウンタでハザードの発生理由と対策 非同期式カウンタではCKを統一していないためハザードが出来るんですか？ハザードをなくすためにはCKを共通にして同期式にすればいいんでしょうか・・・？ (2)同期式16進カウンタをBCDカウンタとして使うには回路をどう変更したらよいか？ 実験で使った回路はJK-FFを４段にしたものです・・・。 (3)4ビットシフトレジスタの動作原理とLSIの中に使われている例をあげよ 参考URLなどいいのでよろしくお願いします!!
- ベストアンサー
- 物理学
- 論理回路のカウンタの回路について。
「JKフリップフロップを用いた非同期式8進アップカウンタの回路図を示せ。」 という問題があるのですが、まだカウンタの回路を考える、ということを考えたことがなく、どう考えていったらいいのか分かりません。 こういった問題も大体、こういうカウンタだったらこういう回路になる、というのを覚えておくものなのでしょうか？それとも回路の作り方というのがあるのでしょうか？ よろしくお願いします。
- ベストアンサー
- 数学・算数
- 論理回路についての質問です。
同期式６進カウンタの回路図を教えて頂けないでしょうか？ 使用するのはＪＫ－ＦＦなのですが、ＦＦのＣＬＲは使用しないよう、よろしくお願いいたします。
- 締切済み
- その他([技術者向] コンピューター)