• ベストアンサー
※ ChatGPTを利用し、要約された質問です(原文:ブートストラップの機能について)

ブートストラップの機能について

TIGANSの回答

  • ベストアンサー
  • TIGANS
  • ベストアンサー率35% (244/680)
回答No.1

>ブートストラップによって出力が約2倍になるのは副作用で、本質はソース側の電位を0Vにするための物なのでしょうか? はいそうです。 2倍になるんじゃなくて、ローサイド側にかかる電圧分 ソース電圧と一緒にブートストラップされるということですね。 くわしくは下記あたりを参考にしてください。 https://toshiba.semicon-storage.com/info/docget.jsp?did=59459 https://www.infineon.com/dgdl/Infineon-AN-978-AN-v01_00-JA.pdf?fileId=5546d46256fb43b301574c6029a97c36

dic7
質問者

お礼

これでまた一つ進めそうです。ありがとうございます。 IRのアプリケーションノートのリンクも張っていただきありがとうございます。

関連するQ&A

  • ハイサイドFETのゲートON電圧について

    電源電圧24vのフルNch mosfetモータードライバにおいて、nchmosfetのゲートON電圧が10Vとした時、ハイサイドをオンにするにはゲートに34Vをかける必要があるというのはあっていますか? その場合ゲート耐圧は最低34VのFETを使用する必要があるのでしょうか?また、そのようなFETは存在するのでしょうか? もしくはハイサイドにおいては、ゲート耐圧が、電源電圧+ゲート耐圧といった夢のような状態になるのでしょうか?

  • ハイサイドドライバIC IR2110の動作不良(…

    ハイサイドドライバIC IR2110の動作不良(ラッチアップ?)について ただいま私はゲートドライブ回路を作っています。そこでハイサイドを駆動するためにIR2110のハイサイド機能のみを使おうとしています。 データシートのFunctional Logic Diagramに書かれている通り、ローサイドの低電圧ロックアウト機能はハイサイド側にも影響を及ぼすので2番ピン(COM)と3番ピン(Vcc)の間に10V以上20V以下の電圧をかけなければいけません。 ところが、ここに電圧をかけると100mAオーダーの電流がどっと流れ、ICが大変発熱してしまいます。(抵抗を入れても電圧が下がってしまうだけなので当然駄目でした。) 絶対最大定格以下の電圧を入力しているのにこうなることが理解に苦しみます。 また、Linを変化させてもLoはHのままほとんど変化しません。 (発熱してはいるけれどもハイサイドはうまくいっています。しかし何分か運転するとICが熱で爆発してしまいました。) 何か使い方が間違っているかもしれないので、IR2110を使った経験のある方、原因を推察していただけますでしょうか。

  • MOSFETのVGSについて

    MOSFET AO3406(Nch)のデータシートを見ると Absolute Maximum の項目に VGS=+-20V という記述がありました。 そして、どこが基準となるのかを調べた所、ソース電圧らしいという所までわかりました。 これは 24V電源を接続して使う際、つまり VDS=24V の時、VGS=-20~+20V となるので、ゲートに 24V を掛けて ONにしようとすると、壊れてしまう(動作範囲外)という事でしょうか? また、コンプリメンタリの AO3407(Pch) も同じで、VDS=-24V の時、VGS=+4~+44V となるので、Gate を 0V に落として ONにしようとすると、壊れてしまうという事でしょうか? 今までは MOSFETで機器の電源をスイッチさせる場合、12V電源を使ってゲートに 12Vを掛けたり GNDに落としていましたが、24V電源を使う場合は同じ事が出来ないという認識で間違いないでしょうか?

  • オペアンプの出力段に入れるパワートランジスタの役割は?

    よくオペアンプの出力段にパワートランジスタ(今回はnmos、普通はnmos?)を入れていますが、どういう役割があるのでしょう? またオペアンプの出力端子にゲートがつながって、ソースが最終的な出力端子、かつオペアンプのマイナス端子に帰還が帰っている(バッファ)場合、プラス端子に0.65V入力すればバッファなのでオペアンプの出力ではなく最終的な出力電圧を0.65Vにしようとしますが、ではゲートの電圧(オペアンプの出力電圧)は何Vになっているのでしょうか?ゲートに3V印加している場合です。    nmosがONするためにはソース電位よりゲート電位の方が高くないといけないのにオペアンプの出力端子に電圧が現れた時点ではソース電位はどうなっているのですか? お願いします。

  • DCモータをFETのHブリッジで駆動時のノイズ

    DCモータとP型とN型のHブリッジ回路でオン&ブレーキにより駆動しております。 駆動電圧は12Vのため、各ゲートにはゲートドライバを載せております。 デッドタイムの挿入にはCPLDを用いてスイッチ時に約250nsだけ両方OFFにしております。 また、DCモータの端子と直列にACS712という電流計測ICを入れております。 (電流計測IC用の5Vは3端子レギュレータを用いて作成しており、電源12Vは電池です。) 電流計測ICのローパスフィルタコンデンサをいくら変更してもFETのスイッチングONOFFタイミングに 出力に±200mV、幅1usecほどのノイズが生じており、詳細を調査したところ行き詰っております。 電流計測ICの電源5Vを測定すると、FETのスイッチングのタイミングで上記と同じ±200mVほどの ノイズが生じております。ただし、3端子レギュレータからは30cmほどのケーブルがあり、 根元ではほとんど生じていません。また電流計測ICの電源のバイパスコンデンサ0.1uFや、 3端子レギュレータ付近にも電解コンデンサとセラミックコンデンサは入れてあります。 恐らく、この結果が電流計測ICの出力に乗ってしまうことで、ローパスフィルタが入っている にも関わらず出力に高周波のノイズが入っていると考えています。 しかし、これが起こっている根本的な原因が掴めておりません。 この5V電源のばたつきの他にも、似たような影響が生じている箇所がありました。 FETをオン&ブレーキで駆動しており、テストではモータを単方向に回転させているため、 片側のハーフブリッジがスイッチし、もう一方のハーフブリッジはゲート電圧を常にGNDとしています。 この時、常にGNDとしているはずのP型とN型の両方のゲート電位について、スイッチング時に ±1~2Vほどのノイズが生じておりました。(負の電位は作っていないはずですが。) また、ゲートドライバとゲートの接続をはずして、GNDに直接つないだ際にもどこかから ノイズを拾ってくるのか同じ波形のままであり、ゲートドライバの電源と入力信号には ノイズ的なものは見られなかったためにFET側に問題がありそうだと考えています。 電流計測ICの電源5Vと、FETゲート電位の2箇所におけるノイズの幅は、デッドタイムの250nsecにも 見えるため何か関係ありそうだと疑っています。 何か、よくある失敗をおかしていたりするのでしょうか? お気付きの方が居られましたらぜひアドバイスをいただきたいです。

  • スイッチングレギュレータ回路に関して

    ナショセミ-LM2576ADJのスイッチングレギュレータを使用し、フィラメントランプを点灯させています。 内容 ●フィラメントランプの仕様は 2.5V、2.5A ●レギュレータ電源回路は、仕様書にある代表的な回路をそのまま利用し、2.5V出力になる様に調整して使用。  レギュレータ入力電圧は、12VDCを供給。 ●ランプをON/OFFするため、FET-2SJ304を使用。  ドレイン側をシリーズ接続、ソース側を2.5V電源に接続、ゲートに 掛ける電圧で(0V/2.5V)で制御。 この状態で、 2SJ304がOFFの時(ゲート電圧2.5V/ランプOFF)、レギュレータ出力は、2.5V。 2SJ304がONの時(ゲート電圧0V/ランプON)、レギュレータ出力が、5V近くに上がってしまう。 回路結線は間違いがないとすると、この様な現象は考えられますか? 実際には、2SJ304のON抵抗で、ランプ電圧は、降下するはずなのですが、大元のレギュレータ出力電圧が上昇する理由が分かりません。 もし、お分かりであればご教授願いたいのですが。

  • FET回路についてなんですが。

    FETのゲート-ソース間電圧によりドレイン側に接続してあるLEDの輝度を調節したいのですが、FETの周りの抵抗ってどれくらいにしたらいいんでしょうか? FETはMOSで、Nch、エンハンスモード、G-S間電圧5V、ドレイン電流は50mAぐらいを目指しています。

  • MOSFETについて

     MOSについて勉強しているものですが,ずっと悩んでて分かるかたいたら教えてください.    たとえばnMOSの場合,基盤電位とソース電位が0であるとゲート-ソース間電圧がしきい値を越えるとチャネルができON状態となりますが,ではソース電極が0ではない場合,基盤電位とゲート電極の電位差がしきい値を超えていればON状態になるのでしょうか?参考書などに書いてあることは,Vgsがしきい値を超えていればONとかかれているけど,言い換えれば基盤電位とゲート電極によってONかOFFになるということでよろしいんでしょうか? よろしくお願いします.

  • パワーMOSFETに使用するハイサイドスイッチに…

    パワーMOSFETに使用するハイサイドスイッチについて よろしくお願い致します。 現在、パワーMOSFETを使ったHブリッジ回路を試作しています。 (Nch2個, Pch2個, 電源電圧300V, 電流3A程度, 周波数300kHz) Hブリッジ回路上段のPchには10V程度の電圧差を与える必要があるのですが、 300kHzという速さで切り替えを行う必要があるため、 どのような回路構成にすればよいか悩んでいます。 現在の案では、ツェナーダイオード(ブレイクダウン電圧10V程度)と NchFETのドレインを直列に接続した回路に、Pchのゲートを接続して PchFETをON/OFFさせる方法はどうかと考えているのですが、 他によいアイディアはないでしょうか。 以上、よろしくお願いいたします。

  • ゲートにかける電圧の制限方法?(ゲートの保護回路)について

    ゲートにかける電圧の制限方法?(ゲートの保護回路)について こんにちは、以下について質問させてください。 まずは、現状を書きますと… 現在DCモータを回すのにFETでHブリッジを組んでいます。 回路図は写真のようにしようかと考えています。電源電圧は24Vです。 今回聞きたいのは、ゲートにかける電圧の制限方法です。制限という表現が合っているのかは解りませんが… 今回使用を考えているFETはVGSが±20Vの物です。今までは12V程度の電圧で制作していたのでゲートには0V-12V程度しか電圧がかからず、最大でもG-S間電位差は12V程度だったので写真(D1 ZDIODEとD2 ZDIODE無しの状態)のような回路図でもいけたのですが、 今回24VにしたことでG-S間電位差が最大24V程度となりFETの定格VGSをオーバーしてしまうため何かしら考慮する必要が出てきました。 というわけで、 インターネット(FET ディスクリート FAQ サポート ルネサスエレクトロニクス FAQ-ID : fet-1401 2SK1288の保護ダイオード)        (URL:http://www2.renesas.com/faq/ja/f_fet.html) を参考に写真(D1 ZDIODEとD2 ZDIODE有りの状態)のような回路を考えてみたのですが自分でも????というような感じです。 そもそも、ツェナダイオードをこのように使っても大丈夫でしょうか? 計算したところゲート電流は±300mA程度なのですが、ツェナダイオードは無事なのでしょうか? この部分の動作は、 下段はプッシュプルからの出力とGNDとの電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R11に流れる電流が増えその結果、 抵抗部分での電圧降下が大きくなり、下段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最大電圧)。 上段はプッシュプルからの出力と電源電圧との電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R5に流れる電流が増えその結果、抵抗部分での電圧降下が大きくなり、上段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最小電圧)。 でいいのでしょうか???もし、そうだとすると現回路ではツェナダイオードに過電流が流れ(抵抗はFETの立ち上がり周波数を高くするために、かなり小さく(82Ωを予定)してあるので)、死んでしまうのではないか?などとも思うのですが(無事かと聞きつつも…)どうなのでしょうか?? 仮に大丈夫だったとした場合、ツェナダイオードのスイッチングノイズ除去にコンデンサ(電解とセラコン)を入れようと思うのですが、効果は期待できるのでしょうか?入力容量が増えるだけのような気もするのですが…もし、メリットがあるとしたらそれぞれどの程度が望ましいんでしょうか?一様ツェナダイオードの電圧は12Vを予定していますがこの辺はカットアンドトライでやった方が無難でしょうか? また、別案として ゲートドライバ用に12V電源を作り、下段は0V-12V、上段は12V-24Vで信号をスイングさせようかとも考えたのですが、どう考えても上段のプッシュプルの前段が大変なことになりそう なのは目に見えてるし… G-S間に抵抗(抵抗6,12)を入れて分圧してゲート電圧を調整しようかとも考えたのですが、ゲート抵抗がそもそも、かなり小さいため追加の抵抗も小さくしなくてはならず、電力の無駄になってしまうため 今回は却下としました。今では抵抗5,10の1000倍程度以上を予定していますが特に根拠は無いです。今回の回路ではそんなに必要もないような気が… 基本的には写真のような回路図で行ってみたいのですが(ゲート保護は別として…)他に何かいい方法はないのでしょうか?また、一般的にどのような手法が用いられているのでしょうか? よろしくお願いします。他にもお気づきの点があればご指摘いただけると嬉しいです。 先ほど処理や写真を間違えて2回ほど削除してしまいました。見てくださった方がいたらすみませんでした。