CMOS入力に対する貫通電流の影響について

質問

お世話になります。

　ＣＭＯＳデバイスへクロック入力するにあたりＥＭＩ対策の関係から波形をかなりなまらせた形で入力しています。
　ご存知の通りＣＭＯＳ入力への中間電位（立ち上がりのなまっている部分）入力時は貫通電流が流れると思うのですがこれがどれほどの影響を及ぼすのか懸念しています。
　具体的には貫通電流が流れ続け、経年によるエレクトロマイグレーションの発生です。
　デバイスメーカーは特にスルーレートの規定はなく、この点質問してもＡＣタイミングが維持できていればよいとのことでした。
　条件は、クロック周波数３３ＭＨｚ、電圧３Ｖ、立ち上がり時間９ｎｓｅｃ．です。

ご経験、ご見識のある方、ご教示お願いします。

回答No.3

noname#230359

毎度ＪＯです。
貫通電流が問題と成るのは、スレッショルド電位に居続け貫通電流が流れ続ける事です
メーカーの回答の通り「変化し続ければ」速度が遅くとも問題に成りません

>>波形をかなりなまらせた形で入力しています。
どの様に鈍らせているか気に掛かる所です
前段の出力直近にＣＲ等で加工するなら良いのですが、Ｃのみとかでやってると問題に成りそうです

お礼

ご回答ありがとうございます。

スタティックな状態で中間電位に居続けることが問題なのですね。
デバイスに入力スルーレート規定がある場合はそれを守るべきと考えますが数ncecレベルでは問題にならないというふうに理解します（東芝のCMOSロジックではmax 100nsec/Vを要求しています）。

対象のクロックは別基板で生成したものを線長60mmのFFCを介して対象基板へ入力しています。
生成側の出力にビーズ＋CR、受け側の入力にCRのパターンを設け、反射影響を見ながらチューニングしています。
Cのみでの整形でまずいのは環境影響が大きいからということでしょうか。

回答No.2

noname#230359

>　条件は、クロック周波数３３ＭＨｚ、電圧３Ｖ、立ち上がり時間９ｎｓｅｃ．です。
こんな高速なら心配無用でしょう
数百ミリセカンドならともかくとして

所謂、４０４９発振回路
http://homepage3.nifty.com/ARTWEB/ret1.htm
http://rlc.cocolog-nifty.com/kousaku/2011/03/
これで特に問題ないのだから

多少の発熱はあるかも知れないが
逆に言えば、許容温度上昇以内であればＯＫ

別に、厳密な熱量計算することもなく
指で触って熱くなければそれでヨシ！

お礼

ご回答ありがとうございます。

CMOSロジックICでは100nsec/V程度の入力スルーレートを要求しているようです。これで比較すると問題なさそうですね。

発熱に関しては使用環境含め実測でマージン確保できています。

ありがとうございました。

回答No.1

noname#230359

＞貫通電流が流れ続け、経年によるエレクトロマイグレーション

VccからVddに電流が流れるルートは、ＣＭＯＳデバイス本来の電流ルート
ですから、マイグレーションを心配することは一般的ではないと思います。

貫通電流で心配するのは、Vcc×貫通電流の平均値が、本来の動作を超える
余分な発熱の原因となることと思います。ＣＭＯＳデバイスの動作温度が
最大定格に対して十分なディレーティングが確保されているのであれば、
過度の心配の必要はなさそうに思います。

デバイスメーカーが、ＡＣタイミングが維持できていればよいと言ってい
るなら、安心してお使いになれば良さそうに思います。

マイグレーションについての追加情報：
http://www1.coralnet.or.jp/fjk/migre/mg100.htm
http://ja.wikipedia.org/wiki/%E3%82%A8%E3%83%AC%E3%82%AF%E3%83%88%E3%83%AD%E3%83%9E%E3%82%A4%E3%82%B0%E3%83%AC%E3%83%BC%E3%82%B7%E3%83%A7%E3%83%B3

真っ当なデバイス選択、動作点の設計をしていれば、マイグレーションに対
する問題はないと判断してよさそうな情報の例です。

お礼

ご回答ありがとうございます。

数nsecの立上りであれば通常の信号スイッチング動作による電流レベルと考えていいということでしょうか。

実際にどの程度貫通電流が流れるのか不明ですが発熱の点としては使用環境含め実測にて十分マージン確保できています。
発熱に関しては十分確認して進めます。

ありがとうございました。