FETソース接地増幅回路の遮断周波数について

質問

下のＵＲＬのような図９のソース接地増幅回路で入力容量Ｃｉ、ゲート・ソース間に存在する容量Ｃｇｓの値が分かりません。
http://www.marutsu.co.jp/user/fet_1-2.php

図が少し違うので説明すると、上ＵＲＬの図９にある抵抗ＲＬはなく、またＶｃｃと抵抗ＲＤの交わってるノードから右にコンデンサＣ４、Ｃ５が下に書いた図のようになってます。図９の右上のところです（見難いと思いますがスミマセン）

ＶｃｃとＲＤの交わっているノード→・---・-----・
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,|,,,,,,,,,,,|
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Ｃ4＝,,,,C5＝
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,|,,,,,,,,,,,|
,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,GND,,,,,,GND

（※半角の点の列は空欄埋めのやり方が分からないので書いてあります）

上ＵＲＬにある図９と上の説明を足してあるのが回路図です。

そこでこの回路の遮断周波数を求めたいのですが
低域遮断周波数　ｆＬ＝１/２πＣｉ・Ｒｉ　　（Ｃｉ：入力容量、Ri：入力抵抗）

高域遮断周波数　ｆＨ＝１/２πＣｇｓ・Ｒｉ　　（Ｃｇｓ：ゲート・ソース間に存在する容量）

入力抵抗ＲｉはR1とR2の並列合成と分かったのですが、入力容量Ci とゲート・ソース間の容量Cgs の値がどう導き出すのかわかりません。
できれば、導出過程と値を教えて欲しいです。

詳しい容量や抵抗の値は
Ｃ１=10μＦ、　Ｃ2=100μＦ、　Ｃ3=10μＦ、　C4=0.1μF, C5=10μF

Vi=15V, Vcc=15V, R1=150kΩ, R2=10kΩ、　Rs=1kΩ、　RD=6.2kΩ　となっています。

よろしくお願いします。

回答No.1

imoriimori

カテ違いでしょう。たぶん物理学とか科学のカテのほうがよいと思いますが。
とりあえずコメントしますと、

低域遮断周波数　ｆＬ＝１/２πＣｉ・Ｒｉ　のCiは図９のC1でしょう。
図9において、C1, C2,C3のどれもが低域遮断周波数を決定し得ます。どれが支配かは回路定数次第です。しかし、RiとかCiとか書かれている以上、iは入力inputのiだから、入力部の容量はC1だけ。しかもあなたは「入力抵抗ＲｉはR1とR2の並列合成」と判断している。このRiと関与し得るのはC1のみです。

高域遮断周波数　ｆＨ＝１/２πＣｇｓ・Ｒｉ　のCgsは、回路図に書かれるものではなく、FET素子内の寄生容量です。回路図を見ても分かりません。具体的な値は使用するFETのスペックシートに記載があるはずです。