verilog HDLのコードについて質問
- verilog HDLのコードに関する疑問点について質問します。
- watch_falling_edgeが特定の値になったときにcaseをはじめる理由について知りたいです。
- また、クロックとキーボードクロックの周波数の違いについても教えてください。
- ベストアンサー
verilog HDLのコードについて質問
以下のURLのverilog HDLのコードについて質問です。 watch_falling_edge <= { watch_falling_edge[4:0], key_clk}; ここで、クロックが上がるたびにwatch_falling_edgeにキークロックを1つずつ入れていくことはわかるのですが、 if( watch_falling_edge == 6'b111000)begin ここで、なぜwatch_falling_edgeが「 6'b111000」になったときにcaseをはじめるのでしょうか？ またこれとは別に、クロックとキーボードクロックの周波数は全く違いますか? よろしくお願いします。 http://www.hirokinakaharaoboe.net/tips_wiki/index.php?%E3%82%AD%E3%83%BC%E3%83%9C%E3%83%BC%E3%83%89%E3%81%8B%E3%82%89%E5%85%A5%E5%8A%9B%E3%82%92%E5%8F%97%E3%81%91%E4%BB%98%E3%81%91%E3%82%8B#d23a5805
- verilogquestion
- お礼率0% (0/1)
- その他（プログラミング・開発）
- 回答数1
- ありがとう数0
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
PS/2 規格をよくは知らないので多分ですが、 ＞ここで、なぜ watch_falling_edge が「 6'b111000」になったときにcaseをはじめるので PS/2 は、キーボードからシリアルデータとシリアルクロックを受け取ります、 それらがそれぞれ入力信号 key_data key_clk に与えられてるようです。 シリアルデータはシリアルクロック立ち上がりエッジでて変化するので、受取り側は シリアルデータが確定する立下りエッジ前後で取り込むのがセオリーです。 細かく見ると、立下りエッジより clk x 3 個分過ぎてますが、 機器外部からやってくる key_clk にはノイズが乗る可能性があり、 それによる誤動作を避けるために入力レベルの判断を「複数クロック期間連続すること」と 見てるのかなと思います。 (それはそれでちょっと突っ込みどころがあるのですがそれは置いといて） watch_falling_edge(6bit) はシフトレジスタを構成し、より高周波数な clk のタイミングで key_clk を最下位bitにシフト入力しています。 （watch_falling_edge <= { watch_falling_edge[4:0], key_clk}; の部分） ＞またこれとは別に、クロックとキーボードクロックの周波数は全く違いますか? シリアルクロックはたしか4,800Hz 程度です、 Verilog ソースだけでは正確には読取れませんが、 clk はもっと高周波数なはずです。 同じ周波数ではサンプリングしても立下りエッジ検出できないので。 ３bitずつを期待してるので、最低でも6倍くらいないと、上で想像する動作は不可能です。 というか、ハードウェアを記述して設計するなら、入力信号の仕様は把握しとかないとダメです。
関連するQ&A
- Verilog HDL で 74165 相当の機能
Verilog HDL で非同期のパラレル入力をシフトレジスタで取り出したいので、SN74165 相当の機能を次の式のように考えました。 always @(negedge clk or load or indt) begin if (load) begin sftdt <= indt; end else if (!load) begin sftdt <= {sftdt[6:0], 1'b0}; end end SILOS でシュミレートしたところ、思ったように動作しましたが、 Quatus IIでは、次のエラーが出てしまいます。 single- and double-edge expressions are not supported 良い方法は無いでしょうか。
- ベストアンサー
- その他（プログラミング・開発）
- verilog HDLについての質問
verilogで以下のようなコードだと、エラーが起こります。 何故起こるのか、対処法はどのようにすればよいか教えてください。 //-----ソースコード---------------------------- modele Test(CLK1,CLK2,PG1); input CLK1; input CLK2; output PG1; reg dmy; always @(posedge CLK) begin dmy = 1; end always @(posedge CS) begin dmy = 0; end assign PG1 = dmy; //-----エラー内容------------------------------- Only one always block may assign a given variable dmy //-----以上---------------------------------------- regは複数のalwaysで変化させることはできませんということでしょうが、なぜでしょうか。
- 締切済み
- その他（プログラミング・開発）
- Verilog-HDLのFF記述について
先程アップしたのは、図が変になってしまいました。 改めて質問します。 1つのFF(非同期リセット)をVerilog-HDLで記述すると、以下のように記述出来ますよね？ always @ ( posedge CLK or negedge RESET ) begin if ( !RESET ) begin Q <= 1'b0 ; xQ <= 1'b1 ; end else begin Q <= D ; xQ <= ~D ; end end この1つのFFをalways文を2つ使って記述出来るんですか？ ご回答宜しくお願いします。
- 締切済み
- その他（プログラミング・開発）
- verilog HDL のレジスタ記述について
こんにちは verilog初心者です。論理合成をしていて気になる点があったので質問させていただきました。 二つのクロックの立ち上がりで書き込むレジスタを記述していて、 （全て1bit、clkはクロック） always @(posedge clk1 or posedge clk2) begin q <= d; end としたところ、シミュレーションはできますが論理合成はできませんでした。 自分の持っている参考書に「複数の書き込み信号があるレジスタはない」という記述があったので一応納得しました。 ところが、 always @(posedge clk1 or posedge clk2) begin if (clk1==1) q <= d; else if (clk2==1) q <= d; end と記述すると論理合成できてしまいます。 両者の書き込み信号に対する振る舞いは同じように思うのですが、一体何が違うのでしょうか。 わかる方いましたら是非ご教示下さい。よろしくお願いします。
- ベストアンサー
- その他（プログラミング・開発）
- Verilog HDLについて質問
以下のプログラムを入力し、試してもうまくいきません。どこがいけないのでしょうか。 しようとおもっていることを大まかにいうと、 ・x1の立ち上がりに、money1に1を足す ・x2の立ち上がりに、money2に2を足す ・クロックの立ち上がりに、sumにmoney1とmoney2を足したものを入れて、 sumが3だったら、z1に割り当てたLEDを光らせる sumが4だったら、z2に割り当てたLEDを光らせる というものです。 試してみると結果はz1,z2両方のLEDが、x1,x2を立ち上げなくても最初から光ってしまいます。 module vendmachine(x1,x2,z1,z2,clk); input x1,x2,clk; output z1,z2; reg [2:0] money1; reg [2:0] money2; reg [2:0] sum; reg ledz1,ledz2; always@(posedge x1) begin money1=money1+3'd1; end always@(posedge x2) begin money2=money2+3'd2; end always@(posedge clk) begin sum=money1+money2; if(sum==3'd3)begin ledz1=1'b1; end if(sum==3'd4)begin ledz1=1'b1; ledz2=1'b1; end end assign z1=ledz1; assign z2=ledz2; endmodule
- ベストアンサー
- その他（プログラミング・開発）
- Verilog HDL で output を open にしたいときは？
Verilog を勉強中なのですが、周りに聞ける人がいないので、質問させてください。 (ちなみに VHDL は習得しているつもりです。) いろいろ疑問点があるので、分けて何点か質問させていただきました。 VHDLにある「open」に相当するものは verilog にありますか？ VHDLでの test_inst : test port map( clr => clr, clk => clk, a_out => open, b_out => b_out ); みたいにoutポートを開放するとき。 Verilog を使っておられる方々はどうされていますか？ test test0( .clr(clr), .clk(clk), //.a_out, .b_out(b_out) ); みたいにコメントアウト？ でも、名前による接続ならいいですが、順番による接続だとコメントアウト作戦は 使えないですよね。 または、なにかダミーの wire を定義して接続でしょうか？
- 締切済み
- その他（プログラミング・開発）
- verilogである信号の数クロック遅れの信号を生成させる記述方法をお
verilogである信号の数クロック遅れの信号を生成させる記述方法をお伺いします。 動作記述でOKです。 通常、「sig_a」 から2クロック遅れの「sig_b」を生成させるのなら: > sig_a - 2clockおくれ -> sig_b ----------------------------------- reg [2:0] regs; assign sig_b = regs[2]; asisgn regs[0] = sig_a; always @(posedge CLK) regs[2:0] <= {regs[1:0], sig_a}; ----------------------------------- のように、パイプラインに信号を通すことで実現できるですが、 何クロック遅れるかを可変(動的に設定する)としたいのです。 動作モデル的な記述で簡単にかけないのでしょうか？ ------------------------------------ [NGの例]: これだとNcycle_delayがSIM途中で更新されたとき、反映できない。。。 initial begin sig_b <= #D 1'b0; while(1) begin repeat(Ncycyle_delay) @(posedge CLK); while(1) begin sig_b <= sig_a; repeat(1) @(posedge CLK); end end end ------------------------------------ 宜しくお願い致します。
- 締切済み
- その他（プログラミング・開発）
- フリーのverilog-HDLシミュレータ
Windows上で動作するフリーのverilog-HDLシミュレータを探しています。 Siliosが少し前までフリーでダウンロードできたそうなのですが、今はダウンロードが禁止されています。。 例えば、このような回路を波形を見ながら解析したいと考えています。 //○シミュレーション対象：４ビット加算回路 module adder ( a, b, q ); input [3:0] a,b; output [3:0] q; assign q = a + b; endmodule //○シュミレーション記述 `timescale 1us/1us module adder_test; reg [3:0] a,b; wire [3:0] q; parameter STEP=1000 adder adder ( a, b, q ); initial begin a = 4'h0; b = 4'h0; #STEP a = 4'h5; b = 4'ha; #STEP a = 4'h7; b = 4'ha; #SEEP $finish; end endmodule
- ベストアンサー
- その他（プログラミング・開発）
- Verilog-HDLでの記述方法
Verilog-HDLで回路を記述しているのですが、疑問点があるので質問させていただきます。 回路記述はおおまかに以下のようなものです。 module Adder(A, B, S, C); input [3:0] A; input [3:0] B; output [3:0] S; output C; 4ビット加算器のインスタンス(.A(A), .B(B), .S(S), .C(C)); endmodule この回路への入力は上位モジュールから与えられるとします。 このような回路記述をしていたとして、たとえば入力線Aの特定のビットが常に0になってしまう故障を記述したいとき wire err = 1'b0; assign A[0] = err; という記述を追加してみたのですが、どうもA[0]には不定値が入り込んでいるようです。 このような記述ではA[0]を常に0にすることはできないのでしょうか？またこのような故障を仮定したい場合はどのように記述すべきなのでしょうか？
- ベストアンサー
- その他（プログラミング・開発）
- Verilog-HDLによる設計において
現在Z8085のCPUを設計しており、テンポラリレジスタにラッチする部分でなかなか上手くいきませんので質問させていただきます。 always文を使用したステートマシンにより制御しようとしているのですが次のようなWarningが出ます。 Warning: Latch IR[0]$latch has unsafe behavior Warning: Latch IR[1]$latch has unsafe behavior ： Warning: Latch IR[7]$latch has unsafe behavior Warning: Latch TMP1[0]$latch has unsafe behavior Warning: Latch TMP1[1]$latch has unsafe behavior ： Warning: Latch TMP1[7]$latch has unsafe behavior Warning: Latch TMP2[0]$latch has unsafe behavior Warning: Latch TMP2[1]$latch has unsafe behavior ： Warning: Latch TMP2[7]$latch has unsafe behavior Warning: Latch NEXT_STATE[0]$latch has unsafe behavior Warning: Latch NEXT_STATE[1]$latch has unsafe behavior ＜ソース＞ module CPU_TMP( CLK, nRST, FROM_DCD, IR, TMP1, TMP2, STATE, NEXT_STATE ); input CLK;//クロック input nRST;//リセット input [7:0] FROM_DCD;//入力命令 output [7:0] IR;//命令レジスタ output [7:0] TMP1;//テンポラリレジスタ１ output [7:0] TMP2;//テンポラリレジスタ２ output [1:0] STATE;//現在のステート output [1:0] NEXT_STATE;//次のステート reg [7:0] IR; reg [7:0] TMP1; reg [7:0] TMP2; reg [1:0] STATE; reg [1:0] NEXT_STATE; //状態 parameter S0 = 2'b00; parameter S1 = 2'b01; parameter S2 = 2'b10; parameter SD = 2'b11; //命令 parameter INRA = 8'h11; parameter MVIA = 8'h22; parameter JMP = 8'h33; always @( posedge CLK ) begin if( nRST == 0 ) STATE <= SD; else STATE <= NEXT_STATE; end always @( STATE ) begin case( STATE ) SD : begin IR <= 0; TMP1 <= 0; TMP2 <= 0; NEXT_STATE <= S0; end S0 : begin IR <= FROM_DCD; case( FROM_DCD ) INRA : NEXT_STATE <= S0; MVIA : NEXT_STATE <= S1; JMP : NEXT_STATE <= S2; endcase end S1 : begin TMP1 <= FROM_DCD; NEXT_STATE <= S0; end S2 : begin TMP2 <= FROM_DCD; NEXT_STATE <= S0; end endcase end endmodule どのようにしたらこのWarningを消すことができるでしょうか。
- 締切済み
- その他（プログラミング・開発）
