- ベストアンサー
英語にして下さい
- みんなの回答 （2）
- 専門家の回答
質問者が選んだベストアンサー
単に日本語があれば訳せるということはなくて、 それの本当の意味がわからないと正しい翻訳はできません。 特に、専門用語を場当たり的に日本語で造語した場合がそうです。 また、もともと英語だったものを日本語にした用語なら、 それを知ってもとの英語に戻さない限り正しいとは言えません。 単数か複数か特定なのかも、 その分野あるいはその論文内容を知らない限り正解にできません。 という制約があるのを知っていただいた上で、あえて私の解釈をまじえて訳すと、 Study on an approximate solution of the maximization problem of the switching gate number in logic circuits On improvement of a compact test generation method by introducing a function for supporting test pattern evaluation Image of drawing on a blackboard 翻訳という質問ではなくて、これこれの論文の適切なタイトルを英 文で考えてほしいという質問なら、もうすこしコンパクトになるか と思いますが。 それにしても、スイッチングゲート数が最大になって、 なにがうれしんだろう…
その他の回答 (1)
- shu1ngsk
- ベストアンサー率33% (7/21)
うまくいくかどうかわかりませんがここで翻訳してみてはどうですか？
関連するQ&A
- 論理回路の問題です。
論理回路の問題です。 (1)XNORゲートは完全系を成すか？ (2)AND、OR、XORゲートそれぞれ4つ、NOTゲート6つを使うことで、最大いくつの全加算器を つくることができるか？ (2)に関しては、4つが限界だと思うのですが、それ以上つくることが可能でしょうか？ 分かる方おられましたらご教授よろしくお願いします。
- ベストアンサー
- その他([技術者向] コンピューター)
- 論理回路（NAND、NOR）について
現在論理回路について学習中です。 参考書を読んでいたら回路をNAND、NORのみを利用して作成するというものがありました。 実際、NAND,NORを利用すれば他の論理ゲートはどれも実現できるのでどんな回路も作れると思います。 実際に、このような考え方を利用したゲートアレイというものが使われているということも知りました。 参考書が少し古いので現在では違うかもしれませんが・・ そこで、今現在このような考え方を利用して実際に導入しているような例は何か無いでしょうか？ また、家電においても取り入れられているということも聞きましたが実際にはどうなのでしょうか？ あわせてNAND、NORのみを利用して回路を作ることで、利用するゲート数が増えてしまうという欠点を補って余りある利点も教えていただけると幸いです。 宜しくお願いします。
- ベストアンサー
- 物理学
- 論理回路問題
デジタル値で８ビットの擬似正弦波を発する論理回路の設計をしたい。 １、Dフリップフロップを用い、nを入力し４n（8≦n≦64）をカウントする時に値を0にリセットする８ビット同期式のカウンタの回路図を書きたい ８ビットのインクリメント回路を使ってよい。 ２、１の正しく動作する為の最大動作周波数を求めたい ３、８ビットのtと６ビットのnを入力してsinπt/2n（8≦n≦64）の近似値を出力する論理回路の回路図を書きたい。sin関数の近似にはtayler展開を使用する ８ビット加算回路、減算回路及び８ビット入力16出力の乗算回路を使ってよい ４、３の回路の入力tが変化したときの伝播遅延時間は？ ５、1と3より目的の回路を書く。 ６、５での回路が正しく動作する最大動作周波数は？ NOT,NAND、NOR 各ゲートの伝播遅延時間 2ns XOR,XNOR 各ゲートの伝播遅延時間 3ns Dフリップフロップからのクロック入力の有効エッジからの伝播遅延時間 3ns Dフリップフロップのセットアップ時間 5ns Dフリップフロップのホールド時間 1ns インクリメント加算、減算回路の伝播遅延時間 5ns 乗算回路の最大伝播遅延時間 30ns どなたか上記の問いについてアドバイス頂けないでしょうか？ 宜しければお願いします
- 締切済み
- その他（学問・教育）
- LEDに流すことの出来る最大電流に抵抗を加える？
今、LED(回路？)について少し勉強しているのですが、わからない部分が出てきました。LEDと基本論理ゲートをIC化した74シリーズICというものを用いて回路を作ったのですが、 ここで出力にLEDを用いているのですが、直列で抵抗を入れないとLEDが壊れてしまう場合があるらしいです。それはLEDには流すことの出来る最大電流があるからで、ICから出力される電圧をV、LEDに流すことの出来る最大電流値をImaxとしたとき、どのような抵抗を直列に入れたらよいのでしょうか？ よろしくお願いします。
- ベストアンサー
- 科学
- トランジスタの出力をロジック回路へ入力したい
みなさまこんばんわです。よろしくお願い申し上げます。 さて、現在私は、VDD＝+5VのCMOSロジック回路を設計しています。 で、その論理の条件の入力として、別の回路からの出力を利用したいのです。GNDが共通なので、そのまま入力できそうなのですが、その出力はH＝+3V、L＝0Vなんです。 入力先は4001UBですが、まあスレッショルド電圧的に、+3VもあればHだと認識してくれたんですけど、ちょっと気持ち悪いので（閾値付近で発振したら大変なことになるし、これ以上ICを追加できないので、シュミットトリガ付きのゲートも使えない）、トランジスタによるスイッチングでレベルを合わせようと思ったのです。で、考えたのが、添付画像の図1です。 ゲートが余ってないので、インバーターも追加できないため、正負が逆転してもらったら困るんです。本来は、エミッタを接地し、コレクタ→VDD間にRを入れるんですけど、それだと、Rがプルアップ抵抗になり、正負逆転してしまうので、これを避けた結果です。 ところが、これだと、出力は、Hレベルでも1.8Vくらいしかなく、NOR入力は、Hと判断してくれません。 そこで考えたのが図2。PNPを使ってみましたが、やはりこれも、正論理にするためにイレギュラーな感じになってます。これもHレベルの電圧は、2.8Vくらいしかなく、じゃあそのまま入力しろよ！ってな感じになってしまいました。。。 ゲートが余ってないので負論理にできない、ICを追加する基板スペースがない、Inputに並列にもう１個トランジスタを追加してLEDをドライブする必要がある、Inputの+3Vはあまり電流を流せないなどの条件があり、このようになってますが、どうも納得がいきません。。。原理的には、図1だと、ベースに電圧がかかると、コレクタからエミッタに電流が流れるので、スイッチングとしてNPNを使う場合、VDDとエミッタの間に抵抗値はなくなってVDDと同じ値になるはずとか思ってたんですけど。。。。 同じ回路で、フォトカプラを使う場面も出てきます。ここも全く同じ正論理の動作を求められるので、ここで解決をしておきたいんです。何とかシュミットトリガなしのゲートに安定してHレベルを入力できるくらいにまでレベルをVDDに合わせたいんです。 どうすればいいでしょうか。ご教授いただければ幸いです。よろしくお願い申し上げます。
- ベストアンサー
- 科学
- MOSスイッチング降圧コンバータの自作
今簡単なMOSスイッチング降圧コンバータを作成していて、回路図に従って回路を作成しているのですが求める動作が得られません。 求める動作はMOSFETのゲートにパルス波を入力してMOSFETをON,OFFさせ、入力電圧をパルス状にし、平滑回路で平滑化してパルス波のデューティ比に応じた出力電圧を取り出すことです。 Labviewでパルス波の生成をしています。入力電圧には最大１２Vのソーラーパネルを使用しています。使用している素子のデータシートそURLに、回路図をファイルに示してあります。 実際はどういう動作になっているかというと出力電圧はとれるのですが、デューティ比に応じて出力が変化しないのです。ディーティ比を０～１００％まで変化させて振り幅はほぼなしです。 どこかの素子がおかしいのか素子以外の部分がおかしいのかわかりません。 どこがおかしいのかMOSスイッチング降圧コンバータについて知識のある方の意見を聞かせていただけたら幸いです。 MOSスイッチング降圧コンバータを造る際に注意する点などありましたらそちらの方もよろしくお願いします。 早めの回答がほしいので知恵コインは５００枚とさせていただきました。 どうかよろしくお願いします。 MOSFET http://akizukidenshi.com/download/2sk2232.pdf コイル http://akizukidenshi.com/download/LHL13NB101K.pdf コンデンサ http://akizukidenshi.com/download/35ZLH100M.pdf ダイオード http://akizukidenshi.com/download/PS2010R.pdf
- ベストアンサー
- 電気・電子工学
- パワーMOSFETのゲートドライブ電流について
こんにちは 最近電子回路を始めたばかりの初心者です。 今回インバータ回路を作り、PWM制御で正弦波（100Hz）を作っていろんな回路に使用しようかと思いました。 作ろうと思う回路図は、このPDFファイルのp134の図1.6.2の50AクラスのものをパワーMOSFETに置き換えてHブリッジにしようかと考えています。 http://www.semicon.toshiba.co.jp/docs/catalog/ja/14362D1AG-08-2_catalog.pdf とてもきれいな正弦波を作りたいので、100Hzの半周期の5000[μs]を100点に分割したものが正弦波の最大値時のパルス幅（50[μs]）と考えて、正弦波の最大値時のパルス幅を50で割ったものを最小値時のパルス幅（1[μs]）にして正弦波を作ろうかと考えています。 そのためにスイッチングのターンオン時間などを短くしないといけないと思い、次のパワーMOSFET(TK10A50D)を使おうかと思ったんですが、http://www.semicon.toshiba.co.jp/docs/datasheet/ja/Transistor/TK10A50D_ja_datasheet_100603.pdf ゲート電流が分からないので、いろんなところを探して回って見つけた式1/tr*Ciss*Vgを使ってゲート電流を計算すると、（tr＝25[ns]、Ciss＝1050[pF]、Vg＝+15-(-15)＝30[V]） Ig＝1.26[A]と出てきました。一瞬とはいえかなりの大電流が流れるのでとても驚きました。フォトカプラの二次側の電源として使おうと思っていたものはDC-DCコンバーター(出力0.05[A])なので、電流が全然足りません。 ゲート抵抗を増やせば、電流を減らせるということなのですが、ターンオン時間もあまり伸ばしたくないと思っていまして・・・ 悩んでもなかなか解決できないので、分かる方いらっしゃいましたらよろしくお願い致します。
- ベストアンサー
- 科学
- ゲートにかける電圧の制限方法？(ゲートの保護回路)について
ゲートにかける電圧の制限方法？(ゲートの保護回路)について こんにちは、以下について質問させてください。 まずは、現状を書きますと… 現在DCモータを回すのにFETでHブリッジを組んでいます。 回路図は写真のようにしようかと考えています。電源電圧は24Vです。 今回聞きたいのは、ゲートにかける電圧の制限方法です。制限という表現が合っているのかは解りませんが… 今回使用を考えているFETはVGSが±20Vの物です。今までは12V程度の電圧で制作していたのでゲートには0V-12V程度しか電圧がかからず、最大でもG-S間電位差は12V程度だったので写真(D1 ZDIODEとD2 ZDIODE無しの状態)のような回路図でもいけたのですが、 今回24VにしたことでG-S間電位差が最大24V程度となりFETの定格VGSをオーバーしてしまうため何かしら考慮する必要が出てきました。 というわけで、 インターネット(FET ディスクリート FAQ サポート ルネサスエレクトロニクス FAQ-ID : fet-1401 2SK1288の保護ダイオード) (URL:http://www2.renesas.com/faq/ja/f_fet.html) を参考に写真(D1 ZDIODEとD2 ZDIODE有りの状態)のような回路を考えてみたのですが自分でも????というような感じです。 そもそも、ツェナダイオードをこのように使っても大丈夫でしょうか？ 計算したところゲート電流は±300mA程度なのですが、ツェナダイオードは無事なのでしょうか？ この部分の動作は、 下段はプッシュプルからの出力とGNDとの電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R11に流れる電流が増えその結果、 抵抗部分での電圧降下が大きくなり、下段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最大電圧)。 上段はプッシュプルからの出力と電源電圧との電位差がツェナダイオードの電圧より大きくなった場合、カソードからアノードに向かって電流が流れ、R5に流れる電流が増えその結果、抵抗部分での電圧降下が大きくなり、上段FETのゲート電圧はツェナダイオードの電圧と同じになる(ゲートにかかる最小電圧)。 でいいのでしょうか？？？もし、そうだとすると現回路ではツェナダイオードに過電流が流れ(抵抗はFETの立ち上がり周波数を高くするために、かなり小さく(82Ωを予定)してあるので)、死んでしまうのではないか？などとも思うのですが(無事かと聞きつつも…)どうなのでしょうか？？ 仮に大丈夫だったとした場合、ツェナダイオードのスイッチングノイズ除去にコンデンサ(電解とセラコン)を入れようと思うのですが、効果は期待できるのでしょうか？入力容量が増えるだけのような気もするのですが…もし、メリットがあるとしたらそれぞれどの程度が望ましいんでしょうか？一様ツェナダイオードの電圧は12Vを予定していますがこの辺はカットアンドトライでやった方が無難でしょうか？ また、別案として ゲートドライバ用に12V電源を作り、下段は0V-12V、上段は12V-24Vで信号をスイングさせようかとも考えたのですが、どう考えても上段のプッシュプルの前段が大変なことになりそう なのは目に見えてるし… G-S間に抵抗(抵抗6,12)を入れて分圧してゲート電圧を調整しようかとも考えたのですが、ゲート抵抗がそもそも、かなり小さいため追加の抵抗も小さくしなくてはならず、電力の無駄になってしまうため 今回は却下としました。今では抵抗5,10の1000倍程度以上を予定していますが特に根拠は無いです。今回の回路ではそんなに必要もないような気が… 基本的には写真のような回路図で行ってみたいのですが(ゲート保護は別として…)他に何かいい方法はないのでしょうか？また、一般的にどのような手法が用いられているのでしょうか？ よろしくお願いします。他にもお気づきの点があればご指摘いただけると嬉しいです。 先ほど処理や写真を間違えて2回ほど削除してしまいました。見てくださった方がいたらすみませんでした。
- ベストアンサー
- 科学
- フリップフロップについて次の問題がわかりません。
5->6->2->1と表示して1に戻る回路を作成する．ただし，2入力NANDとDフリップフロップのみを使用することとし，Dフリップフロップは正負両方の出力を使用して良い この回路を，2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する．カウンタはいま何桁目を表示しているのかだけを記憶しており，カウンタ値が00，01，10，11のときはそれぞれ一，十，百，千の桁を表すとする．組み合わせ回路はカウンタ値{C1,C0}を入力とし，それが示している桁の値を4ビットの符号なし二進数{1,2,6,5}で出力する． 以下の問に答えよ． 1.この組み合わせ回路の論理式を示せ． 2.このカウンタを設計し，図示せよ． 3.2で設計したカウンタの値を1の組み合わせ回路に入力し，組み合わせ回路の出力をDフリップフロップで保持することにして，全体を完成させて図示せよ． 4.この回路の最大動作周波数を計算せよ．ただし，Dフリップフロップの遅延時間，セットアップ時間，ホールド時間はそれぞれ10.5ns，3.0ns，1.0nsで，NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns，5.5nsとする． 最終的な解答に至るまでの過程を説明すること． という問題がわかりません。・・・ よろしくお願いします。
- ベストアンサー
- 電気・電子工学
- カウンターを使い回路を作成する問題です
5->6->2->1と表示して5に戻る回路を作成する．ただし，2入力NANDとDフリップフロップのみを使用することとし，Dフリップフロップは正負両方の出力を使用して良い この回路を，2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する．カウンタはいま何桁目を表示しているのかだけを記憶しており，カウンタ値が00，01，10，11のときはそれぞれ一，十，百，千の桁を表すとする．組み合わせ回路はカウンタ値{C1,C0}を入力とし，それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する．例えば1234場合は，カウンタが00の時は一の桁の4を，01の時は十の桁の3を，という風に組み合わせ回路が出力する． 以下の問に答えよ． 問1 この組み合わせ回路の論理式を示せ． 問2 このカウンタを設計し，図示せよ． 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し，組み合わせ回路の出力をDフリップフロップで保持することにして，全体を完成させて図示せよ． 問4 この回路の最大動作周波数を計算せよ．ただし，Dフリップフロップの遅延時間，セットアップ時間，ホールド時間はそれぞれ10.5ns，3.0ns，1.0nsで，NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns，5.5nsとする． この問題がわかりません。 よろしくお願いします。
- ベストアンサー
- 電気・電子工学
