74163について

質問

Clear(1pin) High(定常的に)
Enable P(7pin) High(定常的に)
Enable T(10pin) High(定常的に)
Load(9pin)のみをHigh/Lowで切り替えることでユーザー側が設定した任意のパルス数を数えることって出来るのでしょうか？

回答No.7

Teleskope · ベストアンサー

１．
>>　D入力のプルアップ抵抗を小さくしたら解決 <<

　意外な原因ですね、D入力はプルアップでなくプルダウンでしょうか？

┬Ｖｃｃ
│
Switch
│
├─ to D-input
│
Rpd プルダウン抵抗
│
┷
グランド

　TTL-IC の入力はこんな回路↓なので、抵抗Rpdが大きすぎるとIC内部の抵抗との分圧が高すぎて 確実なLowレベルになってなかったのかもです。
http://magical.mods.jp/futaba/interior/imgboard.php?res=143

　もしプルアップ（スイッチと抵抗が上図と逆）なら 抵抗値は少しぐらい大きくても大丈夫のはずですね。（解決してるのでくどい話は省略します。）

２．
>>　ただ気になるのはどうも50ohmではうまく動く気配がありません。 <<

　パルスジェネレータのマニュアルを少し見ましたが波形が半分になると書いてあるのでTTL出力は50Ω終端するなということなのでしょう、同軸ケーブルが長いと反射が大きいので、出口に直接BNC-Rでも付けてツイストペア線を使うのが良いかもしれません。配線が長くなって波形が汚い場合のテクニックとして、いったんCMOSゲート（できればヒステリシスゲート）で受けて波形を整形する方法があります。ただし過剰に高速すぎるICは使わないことです。反射のリンギングは高周波なので それに鈍感なのがいいのです。

３．
>>　回路を設計した場合のインピーダンスというのはどうやって決める(ないしは決まる)ものなのでしょうか？ <<

　インピーダンスの話はここでは書き切れません、数MHzでICが数個の場合は気にしないでいいですよ。それよりも、ディジタル回路をうまく作るには「クロックパルスを上手く分配する」ことと グランド電源の配線を「きれい（オシロで見て電気的にきれい）に作る」ことです。この２つが基本です。

４．
>>　応答が速いICを選ぼうとして74Fになったのですがもっとよいものがあるのでしょうか <<

　できるだけ高性能なものを体験したい気持ちは分かりますが、TTL-ICは廃止方向ですから、74Fシリーズ程度のスピードならCMOSで74ACシリーズがあります。クロックが1MHz程度なら74HCシリーズが好適でしょう。
参考までにノイズマージンの比較です；
http://www.interfacebus.com/voltage_threshold.html
ただし この図はデーターシートの限界規格の寄せ集めであって、実際に動作してる電圧とはちがいます。例えば図ではスレッショルド電圧が1.5Vに揃ってますが、現実のTTL回路は1.2V前後で F,S,AS,LS,ALS それぞれ異なります。
図からTTLのマージンの少なさが分かりますね。

参考URL：

http://magical.mods.jp/futaba/interior/imgboard.php?res=143,http://www.interfacebus.com/voltage_threshold.html

お礼

最後まで本当にご丁寧な回答ありがとうございました。74シリーズで速ければなんでもいいのだろうというぐらいの素人からスタートした今回の回路設計でしたが、非常に勉強になりました。
まだまだ伺いたいことはたくさんありますが、ひとまず当面の問題は解決したのでこの質問はここで打ち切ります。
本当にどうもありがとうございました。

回答No.6

Teleskope

他用で検索してたら遭遇しました。こんな回路ですね。

　　　　　　　　　　　　　　　　Loadの配線
　　　　　　　　　　　　　　┌───┬───┐
　　　　　　　　　　　　　　│ 　 　 　│　 　 　 │
　　　　　　　　　　　　74163──74163──inverter
　　　　　　　　　　　　　│　 　 　 │
　　PG ━━━━┬─┴───┘
　　　　　同軸　　50　　　クロックの配線
　　　　　cable　　Ω
　　　　　　　　　　終端

>>　HCTで正常、74Fで異常

スレッショルド電圧が、HCTは1.3V、74Fは0.8V 程度です。74F側がノイズ振幅に弱いですね。
最大動作周波数が、HCT が40MHz、74Fが100MHz 程度です。74F側が幅の狭いノイズでも動いてしまいます。

　想像するに、クロックの波形の＿|￣の所や￣|＿の所に不適切な振動があるはずです。オシロスコープをお持ちですか。100MHzで動くICなら、10倍の1GHz近くまで見えるオシロが望ましいのですが。でないとノイズの波形を正しく観測できません。遅いオシロだと細いノイズが見えない、しかしICはそれで動いてしまってる、ということがよくあります。

クロック信号は50Ωで終端してますか。74161の２番ピンのすぐ近くまで同軸で引っ張り、単線による配線長は、遠い側の２番ピンまで数cm程度にしましょう。

５Ｖ電源をオシロで見て、ノイズが多いようならデカップリングコンデンサをもっと付けましょう。
グランドのラインはどうなってますか。実装してる基盤は何ですか。ハンダ付とか差し込むだけのボードとか。

Data入力はDIPスイッチとプルアップ抵抗ですか。

出力は現在は無負荷、無配線ですね。もし負荷が少しでも重いのなら、すぐ近くに74HC244のようなバッファを置いて、それ経由で負荷駆動しましょう。

それから、なぜ20年も昔の74Fなのですか？昔のTTLはQ出力にバッファが無いので、負荷で波形が崩れるとそのままIC内部の動作に影響します。

まだ継続中ならレス付けてください。

補足

ご丁寧な回答、ありがとうございます。

まず一つ解決したことをご報告申し上げます。

>Data入力はDIPスイッチとプルアップ抵抗ですか。

このプルアップ抵抗、これが問題でした。大きすぎて電流値が足りなかったようでこれを小さくしたら作動しました。(ICの種類に関わらず)

>想像するに、クロックの波形の＿|￣の所や￣|＿の所に不適切な振動があるはずです。

アウトプットのインピーダンスを50ohmにすると不適切な振動が出てしまうので1Mohmにして作動させて、アウトプットもオシロを1Mohmで受ければ問題なく作動しました。ただ気になるのは不適切な振動がなかったとしてもどうも50ohmではうまく動く気配がありません。
(出力が半分の2Vぐらいになってしまったりする)
回路の素人なのでよくわからないのですが、自作で回路を設計した場合のインピーダンスというのはどうやって決める(ないしは決まる)ものなのでしょうか？

>なぜ20年も昔の74Fなのですか？
!!!これはどういう意味でしょうか？応答が速いICを選ぼうとして74Fになったのですがもっとよいものがあるのでしょうか。

全部に答えられていませんが、もしよかったらお返事いただきたいです。非常に助かっています。よろしくお願いいたします。

回答No.5

noname#7990

私はロジックICの設計が専門です。まだ未解決なら相談に乗ります。クロックがなにで作られていて、その周波数、LOADは何から来てるのかと、カウンタの出力はどう使われてるのか、電源とノイズキラーコンデンサ、これを教えてください。

補足

まだ未解決です。
クロックはhttp://www.thinksrs.com/products/DG535.htm
からのアウトを使用しています。(TTLパルスと呼ばれるものに相当すると思います。)
周波数：10Hzから1MHzまで可変
Loadは以前書いた回路の通りなので
http://www.wenzel.com/pdffiles/161divdr.pdf
最後の74161(または74163)からの15ピンとしています。
カウンタの出力はいまのところオシロスコープでモニターしています。最終的には50または1Mインピーダンスで受けて他の装置を作動させる予定です。
電源はおそらく自作の5V電源。(7805を使用)
ノイズキラーコンデンサというのはパスコンのことでしょうか？ならば74シリーズへのVCCに並列に0.1マイクロFのセラミックコンデンサを使用しています。

回答が遅くなり申し訳ありませんでした。お返事よろしくお願いたします。

回答No.4

colocolo62

Clearは常時H、16進ということなので、OKですね。

＞74HCT163だとうまくいくのに74F161だとうまくいかない
ということは、HCTであれば、「ノイズがのる」「Q2やQ3が安定しない」といった状況が起きずに動作するということでしょうか？

HCTとFでは、消費電力やドライブ能力なんかがえらく違います。その辺りが影響しているのかもしれません。

回答No.3

colocolo62

#1です。

図を拝見しましたが、図面では74160を使用するようになっています。

74160：Decadeカウンタ、非同期Clear
74161：4bit Binaryカウンタ、非同期Clear
74162：Decadeカウンタ、同期Clear
74163：4bit Binaryカウンタ、同期Clear
とそれぞれ違う動きをするものですが、その辺りを理解されていますでしょうか？

補足

再度お返事ありがとうございます。

図面上ではクリアーは常にHなので(今回の仕様も常にHです。)クリアーするかしないかは関係ないと思うのですが。4ビットかdecadeかは16進法か10進法の違いなので入力を気をつければよいと理解しております。(最も16進法であれば特に気をつけなくてよいと思うのですが。)

間違った理解をしていたらすみません。

回答No.2

colocolo62

＞LoadをHighにすればカウント開始、Lowにすればデータセットという意味で、カウントするかしないかを選ぶことはできないでしょうか？

Lowにすれば、「データセット」モードになって、CLK(2pin)の立ち上がりで、Data Input(3～6pin)のデータが、レジスタにロードされてしまいますので、カウントはできません。

Enableの方を制御された方がいいと思います。

補足

たびたびのご回答、ありがとうございます。
現在、(昨日回路が出来上がったのですが)
<http://www.wenzel.com/pdffiles/161divdr.pdf>
のような使用を試みようとしています。カウントし終わったらすぐにプリセット値に戻してカウントし始める回路です。上記の回路ではLoadへの入力でカウントをコントロールしています。
この回路で駆動していると、ノイズのようなものが乗ってしまいやすく困っているのですが、(Q2やQ3が安定してかうんとできない状態になっています)これはLoadでカウントをコントロールしようとしているからでしょうか？
また74HCT163だとうまくいくのに74F161だとうまくいかないなどという現象も起きています。
しつこくてすみませんが、お返事いただけたら幸いです。よろしくお願いします。

回答No.1

colocolo62

Loadの用途は違います。
カウンタに特定の値をプリセットするための制御信号ですので、カウントすることはできません。

くわしくはこちら↓
http://www.ics.kagoshima-u.ac.jp/edu/expII1/appendix/ls163.html

参考URL：

http://www.ics.kagoshima-u.ac.jp/edu/expII1/appendix/ls163.html

補足

Clear(1pin) High(定常的に)
Enable P(7pin) High(定常的に)
Enable T(10pin) High(定常的に)
なのでLoadをHighにすればカウント開始、Lowにすればデータセットという意味で、カウントするかしないかを選ぶことはできないでしょうか？