エミッタ接地増幅回路の設計

質問

使用トランジスタ：2SC1815
トランジスタの接地方式：エミッタ接地
Rs、r bb',　c ob, h FE：2SC1815の仕様に従う
信号源の内部抵抗Rs=75Ω
k(=Re/Rc):0.1

以下の要件を満たすトランジスタを設計せよ。
パラメータ：
電圧利得: 30dB以上
低域遮断周波数: 200Hz
電源電圧: 6
負荷抵抗: 1.8 kΩ
最大対称振幅: 4Vp-p

VCEQを余裕をみて2.5Vとして
VCEQ=Vcc(Rc//RL)/(1+k)Rc+(Rc//RL)) より
Rc≒491Ω RE=kREよりRE=49.1Ω
用意できる抵抗で最も近い値が510Ωと51Ωの抵抗。
このとき、動作点はVCEQ=2.35V、ICQ=6.5mAとなりました。

hfeは2SC1815の仕様書より70
Rb=(hfe・RE)/10より357Ω
VBB≒1.1・RE・ICQ+VBEより1.06V

rbb'は2SC1815の仕様書より50
hie=rbb'・(1+hfe)・(25/IEQ)より
hie=323Ω

Ai=-hfe(Rc/(Rc+RL))・(Rs//Rb)/(hie+(Rs//Rb))よりAi=2.49

Av=(RL/Rs)・Aiより59.7となりました。

電圧利得が目標設定値の2倍近くあるのですが設計上問題ないですか？
他の値も、ここまでで問題ないですか？

回答No.1

ohkawa3

貴殿の計算は間違っていないようです。
R1、R2の値によっては、電圧利得も変化しますので、目標設定値の2倍近くあってもよさそうに思います。
Q&Aサイトではなく、出題者に問い合わせた方がいいと思います。

現実の設計としては、最大対称振幅: 4Vp-pを得るために必要なVCEQを2.5Vと見積もっていらっしゃいますが、少々余裕が少ないようです。
許容する歪率をどの程度とするかにもよりますが、歪率まで設計条件に加えると設問の難易度が高くなりすぎるためでしょう。
（シミュレーションによる波形例を添付します。）