- ベストアンサー
MOSトランジスターのゲートはなぜPolyなのですか？
- みんなの回答 （1）
- 専門家の回答
質問者が選んだベストアンサー
ちょっと前に同じ質問に答えました。 http://oshiete1.goo.ne.jp/qa5044364.html PolySiだとセルフアライン（マスクの位置あわせ不要）っていうのが一番大きい理由ですかね。あと、適当にドーピングすることで、仕事関数をけっこう自由に変えられるってのも大きい理由ですかね。 ただ、最新のプロセスでは、HKMG（High-k Metal-Gate）といって、High-k絶縁膜とセットにしてメタルのゲート電極を使うようになっています。 最も進んでいるIntelは45nmでHKMGをすでに導入済みです。 IBM、TSMCは、32nmのプロセスからHKMGを導入すると言っています。
関連するQ&A
- MOSトランジスタのゲート酸化膜厚と寿命の関係
MOSトランジスタのゲート酸化膜厚と寿命の関係 大学でMOSトランジスタの勉強をしているのですが、どうしても分からないところがあるので、教えてください。MOSトランジスタのゲート酸化膜厚を薄くすると特性が上がるのでしょうか？それとも下がるのでしょうか？、ゲート酸化膜厚を薄くすると、トランジスタのホットキャリア寿命はどうなるのでしょうか？どうか分かりやすくメカニズムを交えて教えてください。
- ベストアンサー
- 物理学
- MOS構造について
↓のような問題があるのですが・・・ MOS(Metal-Oxide-Semiconductor)構造について考える ゲートに隣接してソースが形成されており、その電子濃度は2.0×10^19[cm^3]である。また基板の濃度は1.0×10^15[cm^3]とする。 ソースの電子を酸化膜と基板の界面に誘起するために必要なゲート電圧[V]を求めなさい。但し、基板は接地されているものとして、以下の値を使用してください。 Tox＝50[nm]、Nd=2.0×10^19[cm^3]、Na=1.0×10^15[cm^3]、KT/q=0.026[eV] ↑の問題を解く際、どのような学問領域が必要でしょうか？いちおう、カテゴリーは表面処理技術にしているのですが。 この問題には、図もあるんですが、書くことができません。 とりあえず、アドバイスいただけたらうれしいです。
- 締切済み
- その他（表面処理技術）
- MOS(Metal-Oxide-Semicond…
MOS(Metal-Oxide-Semiconductor)構造について 違うカテゴリーで質問したのですが、もう一度質問させてもらいます。 ゲートが隣接してソースが形成されており、その電子濃度は2.0×10^19[cm^3]である。また、基板の濃度は1.0×10^15[cm^3]とする。 ソースの電子を酸化膜と基板の界面に誘起するために必要なゲート電圧[VG]（←Gは添字）を求めよ。但し、基板は接地されているものとして、以下の値を使用せよ。 Tox＝50[nm]、Nd＝2.0×10^19[cm^3]、Na＝1.0×10^15[cm^3]、KT/ｑ＝0.026[eV] ↑のような課題が出ています。このような問題を解く際、必要になる学問領域を教えてください。上の文章だけで、理解し、問題が解ける方は、解放も教えていただけるとありがたいです。 この問題には、図もあり、分かりにくいですが、下に作ってみました。 ゲート電圧 VG | | | --------------------------- | ゲート電極 | |---------------------------| |////ゲート酸化膜 50[nm]////| ----------------------------------------------------- ソース | Nd＝2.0×10^19[cm^3] | --------------------- p型Si基板 Na＝1.0×10^15[cm^3] ------------------------------------------------------ | | ------------------ ////////////////// 詳しい方、回答お願いします。答えとアドバイス、両方いただけるとありがたいです。
- 締切済み
- 電子部品・基板部品
- デプレッション型MOS
デプレッション型のMOSトランジスタの空乏層やチャネルが出来る理由を教えてください。 正の電圧をゲートに加えたら酸化膜をコンデンサ代わりにしてチャネルを形成していると考えているのですが、合っているのでしょうか？
- 締切済み
- 物理学
- トランジスタについて
トランジスタについて 今トランジスタについて調べているのですがトランジスタは半導体素子だとwikiに書かれていました。 ということはソース,ゲート,ドレインすべて半導体でできているのですか？
- ベストアンサー
- 化学
- トランジスタのゲート絶縁膜について
FETなどのゲート絶縁膜はSiO2など酸化膜の絶縁体を使われることが代表的のように感じます。しかし単なる絶縁体だと誘電率がそこまで大きくないので、半導体界面にキャリアを誘起しにくくチャネルを形成しにくいとかの問題は起きないのですか？たとえば液晶のような永久双極子モーメントをもつ材料や強誘電材料をゲート絶縁層として用いれば、小さなゲート電圧でも絶縁層が効果的に誘電分極を起こしてくれそうな気がします。 ゲート絶縁層として酸化膜を主に用いられる理由、また液晶や強誘電体をゲート絶縁膜として用いる上での問題点とその一方で期待されるメリット(酸化膜との違い)などもあれば教えてもらえないでしょうか。
- ベストアンサー
- 物理学
- 電界効果トランジスタのチャネル形成について
トップゲートトランジスタ等のゲート電極に正の電圧を加えたとします。 するとゲート電極下部のゲート絶縁膜上部は負に帯電し、下部は正に帯電すると思います(誘電分極)。よって半導体層界面の電子濃度が増加するのでチャネルが出来てソース・ドレイン間の電流量が増えるとの事ですが、この電子濃度が上がる要因とは帯電した絶縁膜の静電気的引力によって異符号のキャリアが直接吸い寄せられたという解釈でいいのですか？それとも静電気によって半導体層のポテンシャルが沈むように変化した結果、キャリアが溝に落ちてきて集まったと考えるのでしょうか？ 一方逆に、ゲート電極に負の電圧を掛けると半導体層界面には電子濃度が減る事についても同様に説明されると思います。ただ、そもそも空乏層というのは、実空間的に界面近傍にキャリアが存在しなくなっているから電流密度が減ったのか、または波数空間的に対応するエネルギー準位のキャリアが存在していない(禁制帯)から電流密度が減ったのか、どのように考えればいいのでしょうか。
- ベストアンサー
- 物理学
- トランジスタ
トランジスタについて誤っているものはどれですか？ (1)トランジスタは電気信号を増幅する能動素子である。 (2)トランジスタの入力信号はベースに加えられる。 (3)トランジスタのコレクタ電流はベース電流に比べて大きな電流を流すことができる。 (4)トランジスタはＰ型半導体とＮ型半導体の２極構造である。 (5)トランジスタは電流増幅作用がある。
- ベストアンサー
- その他（学問・教育）
- MIS構造の半導体中に誘起されるキャリアについて
n形の半導体を用いたMIS構造を有するデバイスにおいて、 メタルに正のゲート電圧を印加すると、半導体層には蓄積層が形成されます。 その際の、バンドが曲がることによって蓄積層に出てくるキャリア濃度を求めたいのですが、どうやって求めたらいいか分かりません。。。 教えてください。 よろしくお願いします。
- 締切済み
- 物理学
お礼
ご解答ありがとうございました。Polyを使用するメリットはいくつもあるようですね。勉強になりました。