- 締切済み
９進カウンタ作製
- みんなの回答 （2）
- 専門家の回答
みんなの回答
> 大学の実験の課題で あらま。ここのQ&A は課題丸投げは禁止なんですよ。 「NAND を２つ使い」なんて示されてるところを見ると ９進カウンタそのものも課題の一部ですよね。 アナタが考えて導き出さなくてはならないのに、 まるごと人から教わろうという姿勢って おかしいと思いませんか？
> 作りたいのですがどうすればいいのでしょうか 作りたい理由は何でしょうか？ > 出力は４bitで純２進数にする必要はないです。 ９進カウンタなんて普通使わんだろうし 純２進数でない場合、９進カウンタ作成で悩んでる方が どうやって使うんですか？ 課題丸投げならお答えできません。
補足
失礼しました、説明不足でした。 ＞作りたい理由は何でしょうか？ 大学の実験の課題で上記に記したカウンタを作製しなければならないというのが理由になります。 ＞９進カウンタなんて普通使わんだろうし 純２進数でない場合、９進カウンタ作成で悩んでる方が どうやって使うんですか？ 正直、私自身予想がついていません。先で述べられているように普段使用されない９進カウンタであるので難易度を下げるため？ではないかと・・・・
関連するQ&A
- ICカウンタについて
74HC163の同期式16進カウンタを2つ使用して99進カウンタを作ろうとしています。 16進カウンタである74HC163をまずは10進カウンタにしてそれを多段に繋げれば出来ると考えているのですが、74HC163を10進カウンタにすることが出来ません。 通常なら0～15まで数えてしまうわけですから、それを0～9まで数えてリセットを行うために、入力端子のA,B,C,DはGNDに接続(最初のカウントを0からスタートするため)し、出力端子のQAとQDをNANDゲートに入力し、NANDからの出力をLOAD端子に繋げる。そのほかの端子については、Clear,イネーブルP,イネーブルTはまとめてVccと連結して接続をする。 という方法でやってみましたが、カウントが9でリセットされずに15までカウントしてリセットをしてしまいました。 また、今回は入力端子のA,B,C,DはGNDに接続しているために「出力端子のQAとQDをNANDゲートに入力し、NANDからの出力をLOAD端子に繋げる。」というところを、NANDからの出力をClear端子に接続しても同じであると考えて、こちらの場合でもやってみましたが同様な結果となってうまくいきませんでした。 将来的にはカウント数はデコーダを通じて7セグメントLED表示器で表示しようと考えていますが、今は試作の段階でカウント9(10進カウンタ)でリセット出来ているかを目的としているため、動作確認はLEDの電球を4個使って確認を行っています。 74HC163の端子間の接続が間違っているのでしょうか？ 10進カウンタになっているかを動作確認する方法が間違っているのでしょうか？ もしくはICが壊れてしまったのでしょうか？ 色々調べてみましたが原因がわかりませんでしたので、質問をさせていただきました。よろしくお願いします。
- 締切済み
- 物理学
- 14進カウンタの設計について
「７４００を２個、７４９３を１個使って１４進カウンタを作れという課題」が出たのですが、わからない点がいくつかあります。 ほとんど直接１４進カウンタの設計には関係ないですが、 １．テキストにSN７４９３を用いたn=１５進カウンタの設計例が載っているのですが、 １ピンと１２ピン（INPUT A と Q A）を接続すると最大n=１６の構成になると書いてあるのですが、２進カウンタ部の出力と８進カウンタ部の入力を接続するとなんで最大１６の構成になるんですか？ ２．テキストの図でFFのは各出力をANDゲートの入力につないでからその出力を７４９３内のNANDゲート（２ピンと３ピン）に接続しているのですが、これはFFの各出力を一旦ひとまとめにしてからNANDの入力に接続しているという解釈でいいですか？ ３．１４進カウンタということは、１４（１１１０）が検出されるとカウンタがリセットされますよね？ ということは、出力QD,QC,QB,QA（Dが最上位）がある場合、QD=QC=QB=１の出力をNANDゲートに接続してクリア端子に入力すればいいのか、１４では無く１３（１１０１）を入力するのかどちらですか？ 私は１４だと思っているのですが友人が１３じゃね？みたいなことを言っていたのでこんがらがってきまして。 なんとも初歩的な質問ばかりで申し訳ないです。
- ベストアンサー
- 科学
- １１進カウンタについて
１１進非同期式カウンタが上手く作れません； ちなみに教科書を参照して作成したところでは、 状態遷移は カウント値 Q0 Q1 Q2 Q3 １０ ０ １ ０ １ ０ ０ ０ ０ ０ のようになり、上表より０→０と１→０の二通りの変化がある。 （１）Q0について 入力が１→０のとき、そのままではQ0は反転してしまうので、修正措置として、「Q1のNAND出力（Q1バー）をJ0に入れておく。」 （２）Q1について 前段の出力が０→０であれば、Q1はそのままの状態を保持してしまうので、修正措置として、「Q1、Q3とクロックのANDをとり、これと前段（Q0）の出力のORをFF1のクロックに入れる。」 （３）Q2について （１）の措置と同様なので、「Q4のNAND出力をJ3に入れておく。」 （４）Q3について （２）の措置と同様なので、「Q1、Q3とクロックのANDをとり、これと前段（Q2）の出力のORをFF3のクロックに入れる。」 というように設計して実際に製作したのですが、正しく動作しませんでした； 回路に問題があるのか、半田などの作り方に問題があるのか解りませんので、是非教えていただきたいです；
- ベストアンサー
- 物理学
- 同期カウンタの使い方
同期カウンタ(CMOS 40102B)を使ってプリセッタブルの分周器を作ろうと しているのですが、全くカウントせず、うまく行きません。どうも、 同期カウンタの使い方を間違っているようです。 プリセッタブルにするために、キャリヤ出力(CO)を、プリセット入力 (Load)に繋ぐだけでは、ダメなのでしょうか？ そもそも同期カウンタIC一つで、最低限の分周器が出来ますか？それとも、 なにがしかの付随ICが必ず、必要なのでしょうか。 なお、正論理・負論理の確認や、clear入力等の設定などは行ってい るつもりです。また、データ入力端子も適当な数が入るようにして おり、ゼロで放置とかにはなっていません。 すみませんが、よろしくお願いいたします。
- ベストアンサー
- その他（学問・教育）
- １０進カウンタ
１０進カウンタについてなんですが１０個目のパルス が入力された時にリセットされますよね。 つまり１００１で人間の目には１０１０は見えてないんですが本来は１０１０が表示されているらしいのですが人間の目には確認できない速さで消えています。 テレビとかそれを応用していると聞きましたが、 実際どれくらいの時間表示されているか知っていましたら教えてください。 それと装置を設計するときに、すべての回路をＮＡＮＤやＮＯＲを組み合わせてディクリートに作るのではなく高集積化されたＩＣを用いるのがいいと言われて いるのはなぜですか？ できればこれもよろしければ教えてください。 よろしくお願いします。
- 締切済み
- 自然環境・エネルギー
- プリセットダウンカウンタ（ロジックIC）
74HC193（4bit Presettable U/D counter)を2個用いて，8bitのダウンカウンタを製作したいと考えております． 前提条件としては，1MHzのクロックと任意周波数の入力パルスがあります．（既に製作済み） 実現したい動作としましては，任意周波数の入力パルス（パルス幅は1us程度）があるたびに，一定時間（DIP等でダウンカウンタにプリセット）出力したのち，次のパルスが入るまではLow状態を保つ，といったものです． 現在までに製作したものでは，JK-FFと74HC193の組み合わせによって，入力パルスとダウンカウンタのBorrow信号によってFFをトグルさせるような構造にしてみました． ところが，2つのダウンカウンタのBorrow信号の接続が間違っているためか，Borrow信号の波形が不規則な動きをしてしまいます． ご教授いただきたい内容としまして， 1. 74HC193等のICを複数個用いてダウンカウンタを構成する場合，クロック入力，クリア入力，Borrow出力等の相互接続はどのようにすればよろしいのでしょうか？ 2. プリセット値をロードしてダウンカウント（1回目）を行ったあとはロード信号が入れば再びプリセット値からダウンカウントを始めるのでしょうか？ 3. 上記に関連しまして，現在のところクリア入力はGNDに落としているのですが，動的に信号を入れてやる必要があるのでしょうか？ 複雑，多岐に渡るご質問で大変恐縮ではありますが，何卒ご指導いただければ幸いです．
- 締切済み
- 物理学
- カウンターを使い回路を作成する問題です
5->6->2->1と表示して5に戻る回路を作成する．ただし，2入力NANDとDフリップフロップのみを使用することとし，Dフリップフロップは正負両方の出力を使用して良い この回路を，2ビットのカウンタとカウンタ値から出力を生成する組み合わせ回路とで実現する．カウンタはいま何桁目を表示しているのかだけを記憶しており，カウンタ値が00，01，10，11のときはそれぞれ一，十，百，千の桁を表すとする．組み合わせ回路はカウンタ値{C1,C0}を入力とし，それが示している桁の値を4ビットの符号なし二進数{O3,O2,O1,O0}で出力する．例えば1234場合は，カウンタが00の時は一の桁の4を，01の時は十の桁の3を，という風に組み合わせ回路が出力する． 以下の問に答えよ． 問1 この組み合わせ回路の論理式を示せ． 問2 このカウンタを設計し，図示せよ． 問3 問2で設計したカウンタの値を問1の組み合わせ回路に入力し，組み合わせ回路の出力をDフリップフロップで保持することにして，全体を完成させて図示せよ． 問4 この回路の最大動作周波数を計算せよ．ただし，Dフリップフロップの遅延時間，セットアップ時間，ホールド時間はそれぞれ10.5ns，3.0ns，1.0nsで，NANDのH→LとL→Hの伝搬遅延時間はそれぞれ6.5ns，5.5nsとする． この問題がわかりません。 よろしくお願いします。
- ベストアンサー
- 電気・電子工学
- フリップフロップのカウンタについて
JKフリップフロップを用いると2進カウンタなどができますよね、 そのなか（非同期式カウンタ）で前段のFF(フリップフロップ）の出力から次のFFのCK（クロック）等の入力として用いられているのがありますが、それはどんな理由でそうしているのでしょうか？ おねがいします。 質問がわかり難い場合は補足つけます。
- 締切済み
- 物理学
- 3bitのカウンタ回路
いつもお世話になっています。 今回問題でD-FFを使って同期クリア入力のある3bitカウンタを設計せよと 書いてあったのですがその遷移表がうまくかけません；； クリアが1のときにクロックの立ち上がりでカウンタ出力が0になると 書いていました。 この場合、同期式カウンタでつくればいいのでしょうか？ 詳しくは書かれてなかったのですがアップダウンカウンタを想定していいのでしょうか？ よろしくお願いします<(_ _)>
- ベストアンサー
- 物理学
- 同期式3進カウンタについて
同期式3進カウンタについて ＪＫ－ＦＦを2つ使用して同期式3進カウンタを作りました。 この回路に3クロック分カウントしたらカウント動作が停止（000）となる回路を作りたいのですが、どのような回路を追加すればよいのでしょうか。（リセットすることにより再カウント開始する回路） よろしくお願いいたします。
- ベストアンサー
- 電気・電子工学
補足
失礼しました、今後は気をつけます。