- 締切済み
LSIのアンテナ効果について
アンテナ効果によるゲート破壊について教えていただきたいのです。 3層メタル配線のCMOSプロセスなのですが ・最下層の配線が長くアンテナになっている可能性あり ・その配線から中間層配線→最下層配線→トランジスタのゲートに接続 ・よって最下層配線がアンテナにとすれば中間配線層ができてから ・中間層配線から上の工程（最上層配線へのコンタクト工程など） の途中で、絶縁層の下にある最下層配線に電界を生じさせ、アンテナ 破壊を引き起こす可能性があるか 詳しいプロセスは書けないのですが、一般的にこの条件でアンテナ破壊 が起こる可能性はあるでしょうか？
- mcsq
- お礼率83% (5/6)
- 物理学
- 回答数2
- ありがとう数2
- みんなの回答 （2）
- 専門家の回答
みんなの回答
- hillton
- ベストアンサー率30% (62/205)
No1にて マイナスイオン→プラスイオン に訂正です。 メタルＥｔｃｈの際、マイナスイオンにてレジストが マイナス帯電するため、配線層側壁からはプラスイオンが入り込みます。
- hillton
- ベストアンサー率30% (62/205)
Plasma etch/Depの際の電荷蓄積による静電破壊が主だと思いますが、 このときアンテナとして働くには、そのアンテナが最上層になければ ならないはずです。そして多くがマイナスイオンが配線層の側壁から 入り込んで接続されてるゲート膜を挟んで高ポテンシャルになることによ り破壊を引き起こすとされてます。従って、いくら長いアンテナでも 絶縁層で覆われてしまえばアンテナとしては働かないと思います。 可能性はゼロかと言われれば返答は難しいですが、今までそんな実例 や文献を見た事が有りません。 最下層配線へのコンタク形成の際にもしチャージするとするなら、 そのコンタクト加工条件は相当強烈なものである必要があると思います。 もしそうであれば、静電破壊が起こる前にレジストがもたないと思います。
関連するQ&A
- 電界効果トランジスタのチャネル形成について
トップゲートトランジスタ等のゲート電極に正の電圧を加えたとします。 するとゲート電極下部のゲート絶縁膜上部は負に帯電し、下部は正に帯電すると思います(誘電分極)。よって半導体層界面の電子濃度が増加するのでチャネルが出来てソース・ドレイン間の電流量が増えるとの事ですが、この電子濃度が上がる要因とは帯電した絶縁膜の静電気的引力によって異符号のキャリアが直接吸い寄せられたという解釈でいいのですか？それとも静電気によって半導体層のポテンシャルが沈むように変化した結果、キャリアが溝に落ちてきて集まったと考えるのでしょうか？ 一方逆に、ゲート電極に負の電圧を掛けると半導体層界面には電子濃度が減る事についても同様に説明されると思います。ただ、そもそも空乏層というのは、実空間的に界面近傍にキャリアが存在しなくなっているから電流密度が減ったのか、または波数空間的に対応するエネルギー準位のキャリアが存在していない(禁制帯)から電流密度が減ったのか、どのように考えればいいのでしょうか。
- ベストアンサー
- 物理学
- 電界効果トランジスタの特性について
有機の電界効果トランジスタのトランジスタ特性(SD電流-G電圧特性)を先日測定したところ、ゲート電圧をプラスへ上げていくとOFF状態になってソース・ドレイン電流が減少しました。そして何となくそのG電圧+50Vから折り返してマイナス-50Vの方にまで同様に電圧を掛けて測定してみたのですが、グラフが行きと帰りでは一致しておらず、グラフが縦の楕円のような曲線になりました。行きの+50Vの時のSD電流値より帰りの+40Vの時の電流値の方が下がるという妙な現象が起きたのですが、これはどのような原因が考えられますか。 参考書をいくつか漁ってみましたが、そのような内容は見当たりません。どなたか教えてもらえないでしょうか。ちなみに半導体層はp型です。
- ベストアンサー
- 電気・電子工学
- MOSトランジスターのゲートはなぜPolyなのですか？
半導体に詳しい方教えてください。 MOSトランジスターは名前の通り、金属(metal)-半導体酸化物(oxide)-半導体(semiconductor)の三層構造だと思っていました。つまりゲートはアルミなどの金属だと思っていました。しかし、ほとんどのMOSトランジスのゲートがPolyであることを最近知りました。なぜPolyなのでしょうか？単純に考えればゲートは電極なのだから抵抗値の低い金属の方が適していると思えるのですが。。。
- ベストアンサー
- 物理学
- 銅メッキフレーム上への共晶ダイボンド
半導体（トランジスタ）の製造プロセスにダイボンドがありますが、４２アロイの上に銅メッキをし、その上にシリコンチップを直接搭載す方法があります。シリコンチップの裏面はＡｕ－Ｓｉ共晶状態の裏メタル有り。 この方法でダイボンドされた後の素子を断面で研磨し、研磨した面を観察したところ、チップと銅メッキの間にある灰色の層ができています。 これが何の層（合金？）なのか分かりません。 どなたか教えて頂けないでしょうか。 本来チップの裏面には金が付いているので、見た目も金色ですが、色が変わって見えていることから、別の合金になっているのではないかと思います。 以上、宜しくお願い致します。
- 締切済み
- その他（FA・自動化）
- ダイオードの実用性、絶縁破壊の原理
現在、次世代半導体材料として炭化ケイ素(SiC)を用いたダイオードの研究を行っています。 主に、逆方向のリーク電流の低減、高耐圧化をメインにやっているのですが、二点わからない部分があり質問とさせていただきます。 (1)リーク低減、高耐圧化することで最終製品にどのような影響があるのか、主な用途はどこになるのか、イメージ出来ていません…。用途は変圧所などからの変換の際の損失低減などでしょうか。 (2)また絶縁破壊時の原理がいまいちイメージできません…。pn接合部の電界集中が原因というのは何となくイメージできるのですが、電界がそこに集中するまでの過程などがいまいちイメージできていないです。 ダイオードは縦型で、n-epi/n-subにp層を部分的に注入し作っています。 回答、また分かりやすい文献、どこを勉強すればいいのか、などよろしければご教授お願いいたします。
- ベストアンサー
- 物理学
- 無電解ニッケルめっき 部分未着
プリント配線板の最終表面処理に銅パッド上に無電解ＮｉＡｕめっきを行っていますが、ニッケルめっき時にめっき未着が発生しています。パッドには孤立パッドと下層との導通パッドがあり、孤立パッドのほうが、発生率が高いです。めっき前のパッド表面は前工程のシ－ド層エッチングでガルバニック腐食ぎみで導通パッドのほうが過剰にエッチング傾向で色調が異なります。原因と対策をご教授いただきます様お願い致します。
- 締切済み
- メッキ
- 耐電圧試験の影響確認
製品を保証するのに、ＤＣ５００?１秒を全数印加しております。 基板にも印加されることになりますが、その検査工程で基板 の絶縁不良が見つかっています。 異物が起因と判明したものはあるのですが、原因不明の絶縁劣化基板も あります。基板はガラエポ４層１．６ｍｍ min配線間隔０．５ｍｍです。 質問なのですが、上記のような基板に５００Ｖも印加して大丈夫なので しょうか？原因不明の不具合が、アーク発生により基板レジストや基材の 炭化による不具合ではないのか心配しています。 空気中１ｍｍ １ｋＶの目安に対してぎりぎりではあります。 レジストや基材が存在するので大丈夫と思ってはいるのすが、、、。 原因不明基板は調査させているのすが、基板を全くしらない者が海外で 解析しているのでなかなか思うように行きません。
- 締切済み
- 電子部品・基板部品
- ジュール熱による上昇温度測定
半導体の積層アルミ配線に電流を流した時に発生するジュール熱による温度上昇を求めたいのですが、測定方法がよく分かりません。宜しくお願いします。 アルミ配線は幅0.4um、厚さ0.5um、長さ300umの直線配線です。上層と下層にTiN層があります。更に酸化膜で周囲は覆われています。測定用にアルミワイヤーでセラミックPKGにアセンブリしています。接続は4端子測定ができる様にストレス用と測定用に4本に分けています。同型のサンプルで周囲温度（25℃～200℃）と配線抵抗の関係を取得し温度係数の算出は終了しています。 測定したい内容は、上記配線に常温で50uA、100uA、200uA‥と定電流を印加した時の抵抗です。 2端子で定電流を流し電圧測定して抵抗を求めると電流量が多いほど抵抗が下がる結果になりジュール熱で抵抗が増加すると考えていましたが予測と反しました。1uAで測定するとさらに抵抗は高くでました。測定は定電流を流しながら1sec間隔で10分測定しました。この間抵抗の変化は全くなく、最初の1sec目で僅かに上昇したのみです。尚、電流量は少ないのでマイグレーションによる抵抗増加は無いものと考えています。
- ベストアンサー
- 物理学
お礼
hillton様 早速ご丁寧かつ的確なご回答いただきありがとうございました。 大変助かりました。 参考にさせていただきます。 本当にありがとうございました。