MOS-FETの許容損失とは？

質問

タイトル通りですが，MOS-FETのカタログに載っている許容損失とは
何なのでしょうか？
MOS-FETを使ったスイッチング回路を作ろうとしていて，どのFETを使うか
カタログを調べているのですが許容損失をどう考慮すればよいのかがわかりません。。

回答No.3

soramist · ベストアンサー

1.許容損失
許容損失とは、「接合部温度が最大定格値に達するときの消費電力」をいいます。
（注　MOS FETには接合部（ジャンクション）というものはなく、チャネルがこれに相当します）

（↓(5)最大許容損失　の項参照）
http://www.rohm.co.jp/products/databook/tr/pdf/transistorsiyoujou-j.pdf

許容損失には、「最大許容損失」と「許容損失」があります。
最大許容損失は、デバイス固有の値ですが、許容損失は使用条件、周囲条件によって変わります。
（いずれも、接合部温度が最大定格に達するときの損失電力です）

2SK1382のデータシートです。
http://www.rohm.co.jp/products/databook/tr/pdf/transistorsiyoujou-j.pdf

「チャネル・ケース間」の熱抵抗は、0.65℃/Wとなっています。
一般にはケース温度は(25℃）で考えますので、チャネル温度が150℃（最大定格）であれば、
　　最大許容損失(W)=(150-25)℃/0.65℃/W=200Wと計算されます。
つまり、このデータシートの「許容損失」は「最大許容損失」を表しています。

熱抵抗にはもうひとつ、「チャネル・大気間」の熱抵抗があり、これは35.7℃/Wと記載されています。
つまり、デバイス単体では（放熱板を全く付けない状態では）、
　　許容損失(W)=(150-25)℃/35.7℃/W=3.5W
たった3.5Wでチャネル温度は、150℃になってしまうことがわかります。

逆に、最大許容損失は、「”周囲温度が25℃で”、無限大大きさの放熱板を付けた場合」と解釈されてもよいことになります。
先ほど、「許容損失は使用条件・周囲条件によって変わる」と申し上げましたが、もし周囲温度が60℃であったらどうなるでしょう。
　　許容損失(W)=(150-60)/35.7=2.5W
に下がってしまいます。（2.5℃でチャネル温度は150℃になる）
これに放熱板を付ければ、熱抵抗が改善されることにより、許容損失はより大きくなります。

2.放熱設計
周囲温度が最高60℃に達する可能性のある環境下で、2SK1382を使用し、損失電力が30Wある場合に必要な放熱板の大きさを求めてみます
なお、絶縁シートの熱抵抗は0.4℃と仮定します。
詳細説明は下記資料を見てください。
http://www.picfun.com/heatsink.html

　所要全熱抵抗=(150-60)℃/30W=3℃/W
　所要放熱板熱抵抗=3-0.65-0.4=1.95℃/W
　上記資料のグラフから1.95℃/W→約450cm2

再び、2SK1382のデータシートを見てください。
3ページ中段右に「Vds-Vgs」のグラフがあります。
このグラフから、2SK1382はVgsを4Vでドライブすれば、30A流れても、Vds=0.6Vであり、チャネル損失は18W程度であることがわかります。
更にVgsが10Vでドライブすれば、チャネル損失は12Wになることがわかります。

ただし、この計算は、「チャネル損失はオン時にのみ発生し、オフ時には損失は発生しない」と仮定しています。
低速スイッチングにおいては、この考え方でよいのですが、高速スイッチングになると、過渡状態においても損失が発生するので、これを考慮することが必要となります。

3.ディレーティング
最大定格は、「一瞬たりとも、この条件を超えてはならない動作条件」です。
この条件下で使用することで、永久的な動作が保証されるものではありません。
温度と寿命の関係にはアレニウスの関係式が使われます。
（↓59ページ　(2)温度ストレスによる加速）
http://www.ncsd.necel.com/reliability/pdf/PQ10478JJ02V0TN_ch02.pdf

この式から、デバイスの寿命は、「温度が低くなるほど長くなる」ことがわかります。
逆に、例えば120℃程度であっても、高温ー低温の繰り返しがストレスになることは、常識的にも明らかでしょう。

放熱設計は、確率的要素も含んだ極めて難しい問題です。
これらを、配慮して、放熱設計では「ディレーティング（使用条件を緩和する）」という考え方がとられます。

参考URL：

http://www.rohm.co.jp/products/databook/tr/pdf/transistorsiyoujou-j.pdf

お礼

回答ありがとうございます。
参考URLや，例をとっての説明で大変わかりやすかったです。
放熱の設計難しそうですね^＾；
私が作ろうとしている回路の負荷は短時間（10ms以下）なものなのでそんなに発熱は
しないと思いますが，余裕を見て大きめの放熱板を取り付けようと思います。

回答No.2

tadys

許容損失とは、FETで消費する電力がこれ以下でないと壊れますよと言う意味です。
大電力のFETの場合は無限大の放熱板を付けた場合の許容損失を書いてあることがほとんどなので放熱板無しでは１０分の１以下の値になることを注意してください。

FETの消費電力がどうなるかは回路設計に依存しますのでこれだけの情報からは答えが出ません。

スイッチング回路の場合、うまく作れば効率90％以上、下手に作れば10％以下にもなります。
出力が10ワットの場合のFETでの消費電力は、効率90％ならば10/0.9*0.1=1.11W、効率10％ならば10/0.1*0.9=90Wになります。

必要な電力に対し実現できる効率を考えてFETの許容損失が決まります。

お礼

回答ありがとうございます。効率も考えて設計しなければならないんですね！
放熱板も含めて考えてみようと思います。

回答No.1

masudaya

簡単に説明すると,FETで消費される電力の規格です.FETをゲート電圧で,可変する抵抗Rdsと考えると,このFETに流す電流IdとでFETの損失はRds*Id^2だったと思います.この値の熱的に許せる範囲となり,たとえば,放熱フィンなどつけると,許容損失が拡大します.またId自体は電源電圧と負荷抵抗で決まります.
今の場合はスイッチング回路なので,Rdsはオン抵抗Ronでいいことになります.
以上で回答になっていますか？

お礼

ありがとうございます。勉強になりますm(__)m