OKWAVEのAI「あい」が美容・健康の悩みに最適な回答をご提案!
-PR-
解決
済み

C-MOS ICの未使用ピンの処理について

  • 暇なときにでも
  • 質問No.240677
  • 閲覧数2701
  • ありがとう数3
  • 気になる数0
  • 回答数3
  • コメント数0

お礼率 83% (5/6)

C-MOSのICの未使用の入力端子を電源や、GNDに固定しないといけないのはなぜですか?
絶縁破壊と関係がありますか?
それともラッチアップと関係があるのですか?
通報する
  • 回答数3
  • 気になる
    質問をブックマークします。
    マイページでまとめて確認できます。

質問者が選んだベストアンサー

  • 回答No.2
レベル9

ベストアンサー率 43% (27/62)

入力を固定しないと、それを受けた2つのトランジスタスイッチ(P-ch、N-ch)が同時にONになるため貫通電流が流れます。
これが原因で、CMOS構造の中に出来ている寄生トランジスタやサイリスタが反応してしまって、
大電流が流れ、入力を固定しても元に戻らない場合があります。これがラッチアップ現象です。

2つのスイッチは信号が0->1、1->0に切り替わるときに嫌でもONしてしまいますが
瞬間的なら大丈夫なのです。余談ですが、PCのCPUが速くなるにつれて電流を食ってしまうのは
同時にONする周期が速くなっているためです。

ラッチアップが起きてもその時間がそれぞれのLSIで耐えうる時間であれば電源を切って復帰できますが、
耐えられなかった場合、絶縁膜破壊を起こし、そのLSIは2度と使えなくなります。
お礼コメント
hyoutann

お礼率 83% (5/6)

ありがとうございました。
よく分かりました。
投稿日時 - 2002-04-09 11:02:25
-PR-
-PR-

その他の回答 (全2件)

  • 回答No.1
レベル9

ベストアンサー率 15% (14/90)

C-MOS の入力 pin はインピーダンスが高いため、オープンにしておくと、 絶縁破壊をする可能性があります。オシロスコープを使ったことが有れば、 その入力インピーダンスも高く数MΩですね、GND をつながずに触ると誘導 を受けて画面が乱れるでしょう。そのような入力が C-MOS にもかかってし まいます。 入力 pin を絶縁破壊から守るのにレベルを H または L に固定します。 ...続きを読む
C-MOS の入力 pin はインピーダンスが高いため、オープンにしておくと、
絶縁破壊をする可能性があります。オシロスコープを使ったことが有れば、
その入力インピーダンスも高く数MΩですね、GND をつながずに触ると誘導
を受けて画面が乱れるでしょう。そのような入力が C-MOS にもかかってし
まいます。
入力 pin を絶縁破壊から守るのにレベルを H または L に固定します。

また 出力は Vcc(Vdd)に つながった物と GND(Vss) に つながった物とで構成されています。
取りあえず物と書きましたが半導体スイッチと考えて下さい 入力が H または L で固定されていれば、どちらか一方のスイッチしか入りませんが、中間の電圧の時に両方のスイッチが同時に ON してしまいます。
この現象をラッチアップと言います。Vcc GND 間のスイッチが両方入ってしまうため規格を超える電流がながれます。
いったんラッチアップすると電源を落とさないと解消しません。

両方の現象を避けるために、未使用入力ゲートは どちらかに固定したほうが良いというのが一般的使い方です。
ただしテクニックとして わざとに中間電位にしておく使い方も存在します。初代ファミリーコンピュータの2P側のマイクの部分アナログ信号の増幅に C-MOS 4069UB が使われていたんですよ。面白い使い方でしょ。

がんばって いろんな回路を読んで見て下さい。勉強になりますよ。

http://www.semicon.melco.co.jp/confidence/pdf/3.pdf
お礼コメント
hyoutann

お礼率 83% (5/6)

ありがとうございました。
勉強します。
投稿日時 - 2002-04-09 11:03:07


  • 回答No.3
レベル11

ベストアンサー率 25% (67/258)

スレッショルド付近で起きる、ラッチアップと出力のふらつきについてはすでに他の方が説明されていますので。 CMOSICの中でもゲートICなどでは、GNDに落とすというやり方の他に、VDDにプルアップするという方法も有ります。 たとえば14ピンICとすると、GNDラインとVDDラインをICの下を通す(1~7Pと8~14Pの間)のが普通ですが、1~7PまではGNDへ、8~14PはVDDへ接続すると配線が ...続きを読む
スレッショルド付近で起きる、ラッチアップと出力のふらつきについてはすでに他の方が説明されていますので。

CMOSICの中でもゲートICなどでは、GNDに落とすというやり方の他に、VDDにプルアップするという方法も有ります。
たとえば14ピンICとすると、GNDラインとVDDラインをICの下を通す(1~7Pと8~14Pの間)のが普通ですが、1~7PまではGNDへ、8~14PはVDDへ接続すると配線がすっきりします。

また他のICでは、そのICの機能を停止させるピンが有りますので、規格表に従ってGNDまたはVDDへ接続します。

いずれにせよ、空いているモジュールやパスコンなどは回路図に書きこまない設計者も多いので、実際に作るときはそれらを考慮する必要が有ります。
お礼コメント
hyoutann

お礼率 83% (5/6)

ありがとうございました。
投稿日時 - 2002-04-09 11:01:18
このQ&Aで解決しましたか?
関連するQ&A
-PR-
-PR-
このQ&Aにこう思った!同じようなことあった!感想や体験を書こう
このQ&Aにはまだコメントがありません。
あなたの思ったこと、知っていることをここにコメントしてみましょう。

その他の関連するQ&A、テーマをキーワードで探す

キーワードでQ&A、テーマを検索する
-PR-
-PR-
-PR-

特集


いま みんなが気になるQ&A

関連するQ&A

-PR-

ピックアップ

-PR-
ページ先頭へ